admin 管理员组

文章数量: 1184232


2024年4月22日发(作者：指针变量名词解释)

SystemVerilog Tutorials

下面的手册会帮助你了解一些SystemVerilog中最重要的新特点。手册还提供了一些

代码样本和例子使你可以对语言有更好"感觉"。这些辅导假设你们已经了解了一些Verilog

语言。如果没有,你可以先去看看Verilog设计者指南(Verilog Designer’s Guide)。

* Data types

* RTL design

* Interfaces

* Clocking

* Assertion-based verification

* Classes

* Testbench automation and constraints

* The Direct Programming Interface (DPI)

SystemVerilog 的数据类型

这个手册将描述Systemverilog新引进的数据类型。他们大多数都是可以综合的，并

且可以使RTL级描述更易于理解和书写。

整型和实型

SystemVerilog引进了几种新的数据类型。C语言程序员会熟悉其中的大多数。引进

新的数据类型构思是这样的，如果C语言和SystemVerilog有相同的数据类型可以使C语

言算法模型更容易的转化为SystemVerilog模型。

Verilog的变量类型有四态：既是0，1，X，Z。SystemVerilog引进了新的两态数据

类型，每一位只可以是0或是1。当你不需要使用的X和Z值时，譬如在写Testbench和

做为for语句的循环变量。使用两态变量的RTL级模型，可以使模拟器更有效率。并且使

用得当的话将不会对综合结果产生影响。

二态整型

类型 描述 例子

Bit user-defined size bit [3:0] a_nibble;

Byte 8 bits, unsigned byte a, b;

Shortint 16 bits, signed shortint c, d;

Int 32 bits, signed int i,j;

Longint 64 bits, signed longint lword;

注意到和C语言不一样，SystemVerilog指定了一些固定宽度的类型。


本文标签： 变量 模型 手册 数据类型 C语言

版权声明：本文标题：system verilog教程 内容由网友自发贡献，该文观点仅代表作者本人， 转载请联系作者并注明出处：http://roclinux.cn/p/1713765406a650492.html， 本站仅提供信息存储空间服务，不拥有所有权，不承担相关法律责任。如发现本站有涉嫌抄袭侵权/违法违规的内容，一经查实，本站将立刻删除。