admin 管理员组

文章数量: 1184232

第七课

Structure

structure是一组变量或者常数的集合，能够更方便地同时访问其中的元素。
语法：

struct{
	int a,b;
	logic[7:0] opcode;
	logic[23:0] address;
	bit error;
} Instruction_Word

最后一行是这个structure的名字，引用变量时的格式为：

Instruction_Word.address = 24'hF0000;
  • Packed structure
    structure默认状态下在内存当中是unpacked状态，可以使用packed关键字使变量存储在连续的空间当中。

    可以看到图中valid,tag,data的bit地址是连续的，越先声明的变量bit数越大。
    经过packed以后可以作为一个数组访问或改写其中的元素：

    实际操作当中推荐使用data_word.tag这种形式调用，可读性高，不容易出错。
Enumerated Type（枚举）

可以用于声明拥有固定值的变量，如状态机或者计算常量，增加代码的可读性。
语法：

enum{red,green,blue} RGB

默认状态给第一个元素赋值0，后面元素的值依次递增。
也可以赋特定值

本文标签： SystemVerilog Structure

版权声明：本文标题：Systemverilog 第七课 Structure 内容由网友自发贡献，该文观点仅代表作者本人， 转载请联系作者并注明出处：http://roclinux.cn/b/1755048086a3066767.html， 本站仅提供信息存储空间服务，不拥有所有权，不承担相关法律责任。如发现本站有涉嫌抄袭侵权/违法违规的内容，一经查实，本站将立刻删除。