admin 管理员组

文章数量: 1087134

一，BRAM IP核介绍
总线是一组传输通道，是各种逻辑器件构成的传输数据的通道；接口是一种连接标准，又常被称为物理接口；协议是数据传输的规则。PS与PL连接方式主要是通过AXI总线进行的。ZYNQ上的总线协议有AXI4, AXI4-Lite, AXI4-Stream三种总线协议。而PS与PL之间的接口（AXI-GP、AXI-HP、AXI-ACP）只支持AXI4与AXI4-Lite这两种总线协议。Block RAM是PL部分的存储器阵列，就相当于在PL中开辟一片空间来存储数据，通过端口来进行读写。

1，BRAM对应的存储型IP核是Block Memory Generator（BMG），可以在IP Catalog中找到。

（1）在component name后的框里输入将修改的IP核的名称；

（2）Memory Type有四种选项:单口RAM、单双口RAM、真双口RAM、单口ROM、双口ROM。

（3）Interface Type 表示 BMG IP 核的接口类型，如果

本文标签： 数据 AXIBRAM Zynq PL ps

版权声明：本文标题：ZYNQ 使用AXI_BRAM实现PS与PL 数据交互数据交互 内容由网友自发贡献，该文观点仅代表作者本人， 转载请联系作者并注明出处：http://roclinux.cn/b/1738340119a1966599.html， 本站仅提供信息存储空间服务，不拥有所有权，不承担相关法律责任。如发现本站有涉嫌抄袭侵权/违法违规的内容，一经查实，本站将立刻删除。