面向下一代互联网实验平台的新型报文处理模型——EasySwitch

第３４卷第１１期　

计　算　机　学　报　

Ｖｏ１．３４　Ｎｏ．１１　

２０１１年１１月　

ＣＨＩＮＥＳＥ　ＪＯＵＲＮＡＬ　ＯＦ　ＣＯＭＰＵＴＥＲＳ　

ＮＯＶ．２Ｏ１１　

面向下一代互联网实验平台的　

新型报文处理模型——ＥａｓｙＳｗｉｔｃｈ　

李　韬　孙志刚　陈一骄　贾春波　苏　琪　郭腾飞　

（国防科学技术大学计算机学院长沙４１００７３）　

摘　要　下一代互联网实验平台应能提供网络原型系统快速开发及部署能力，以有效支撑新型互联网体系结构关　

键技术的实现和验证．基于ＦＰＧＡ（Ｆｉｅｌｄ　Ｐｒｏｇｒａｍｍａｂｌｅ　Ｇａｔｅ　Ａｒｒａｙ）技术构建的网络实验平台可以提供较高的可编　

程性和性能，而它对硬件逻辑设计能力的要求则严重限制了平台的广泛应用．新型报文处理模型ＥａｓｙＳｗｉｔｃｈ通过　

优化设计并预置通用报文交换及处理逻辑，有效实现用户定制报文处理逻辑与通用报文处理逻辑解耦；良定义的　

用户模块接口则使用户仅需关注业务特定逻辑实现，有效简化用户逻辑设计．理论分析表明，ＥａｓｙＳｗｉｔｃｈ可通过提　

供确定性资源约束模型，有效支持ＦＰＧＡ资源的优化利用．此外，ＥａｓｙＳｗｉｔｃｈ具有较低的报文调度处理延迟，对实　

验系统输入流量真实特性影响较小．ＥａｓｙＳｗｉｔｃｈ模型在ＮｅｔＭａｇｉｃ平台的有效实现及应用表明该模型可为下一代　

互联网新型报文处理机制及协议的快速设计、开发和验证提供有力支撑．　

关键词　报文处理模型；实验平台；报文交换；ＮｅｔＭａｇｉｃ平台；ＦＰＧＡ　

中图法分类号ＴＰ３９３　ＤＯＩ号：１０．３７２４／ＳＰ．Ｊ．１０１６．２０１１．０２１８７　

Ａ　Ｎｏｖｅｌ　Ｐａｃｋｅｔ　Ｐｒｏｃｅｓｓｉｎｇ　Ｍｏｄｅｌ　ｆｏｒ　Ｎｅｘｔ・＿Ｇｅｎｅｒａｔｉｏｎ　Ｉｎｔｅｒｎｅｔ　

Ｅｘｐｅｒｉｍｅｎｔａｌ　Ｐｌａｔｆｏｒｍ　ＥａｓｙＳｗｉｔｃｈ　

ＬＩ　Ｔａｏ　ＳＵＮ　Ｚｈｉ—Ｇａｎｇ　ＣＨＥＮ　Ｙｉ—Ｊｉａｏ　ＪＩＡ　Ｃｈｕｎ－Ｂｏ　ＳＵ　Ｑｉ　ＧＵＯ　Ｔｅｎｇ—Ｆｅｉ　

（Ｓｃｈｏｏｌ　ｏｆ　Ｃｏｍｐｕｔｅｒ，Ｎａｔｉｏｎａｌ　Ｕｎｉｖｅｒｓｉｔｙ　ｏｆ　Ｄｅｆｅｎｓｅ　Ｔｅｃｈｎｏｌｏｇｙ，Ｃｈａｎｇｓｈａ　４１００７３）　

Ａｂｓｔｒａｃｔ　Ｔｏ　ｓｕｐｐｏｒｔ　ｔｈｅ　ｉｍｐｌｅｍｅｎｔａｔｉｏｎ　ａｎｄ　ｖｅｒｉｆｉｃａｔｉｏｎ　ｏｆ　ｔｈｅ　ｋｅｙ　ｔｅｃｈｎｏｌｏｇｉｅｓ　ｏｆ　ｔｈｅ　ｎｅｘｔ—　

ｇｅｎｅｒａｔｉｏｎ　Ｉｎｔｅｒｎｅｔ　ａｒｃｈｉｔｅｃｔｕｒｅ，ｔｈｅ　ｃｏｒｒｅｓｐｏｎｄｉｎｇ　ｎｅｔｗｏｒｋ　ｅｘｐｅｒｉｍｅｎｔａｌ　ｐｌａｔｆｏｒｍｓ　ｓｈｏｕｌｄ　ｐｒｏ—　

ｖｉｄｅ　ｔｈｅ　ａｂｉｌｉｔｙ　ｏｆ　ｒａｐｉｄ　ｄｅｖｅｌｏｐｍｅｎｔ　ａｎｄ　ｄｅｐｌｏｙｍｅｎｔ　ｏｆ　ｎｅｔｗｏｒｋ　ｐｒｏｔｏｔｙｐｅ　ｓｙｓｔｅｍｓ．Ｔｈｅ　ＦＰＧＡ　

（Ｆｉｅｌｄ　Ｐｒｏｇｒａｍｍａｂｌｅ　Ｇａｔｅ　Ａｒｒａｙ）ｂａｓｅｄ　ｅｘｐｅｒｉｍｅｎｔａｌ　ｐｌａｔｆｏｒｍｓ　ｐｒｏｖｉｄｅ　ｂｏｔｈ　ｈｉｇｈ　ｐｒｏｇｒａｍｍａｂｉｌ—　

ｉｔｙ　ａｎｄ　ｈｉｇｈ　ｐｅｒｆｏｒｍａｎｃｅ．Ｈｏｗｅｖｅｒ，ｔｈｅ　ｒｅｑｕｉｒｅｍｅｎｔ　ｏｆ　ｔｈｅ　ｈａｒｄｗａｒｅ　ｌｏｇｉｃ　ｄｅｓｉｇｎ　ａｂｉｌｉｔｙ　ｇｒｅａｔｌｙ　

ｌｉｍｉｔｓ　ｔｈｅ　ｗｉｄｅｓｐｒｅａｄ　ａｐｐｌｉｃａｔｉｏｎ　ｏｆ　ｔｈｅｓｅ　ｐｌａｔｆｏｒｍｓ．Ａ　ｎｏｖｅｌ　ｐａｃｋｅｔ　ｐｒｏｃｅｓｓｉｎｇ　ｍｏｄｅｌ，ＥａｓｙＳ—　

ｗｉｔｃｈ，ｉｓ　ｐｒｏｐｏｓｅｄ　ｔｏ　ｒｅｄｕｃｅ　ｔｈｅ　ｂａｒｒｉｅｒｓ　ｏｆ　ｔｈｅ　ｎｅｔｗｏｒｋ　ｅｘｐｅｒｉｍｅｎｔａｌ　ｓｙｓｔｅｍ　ｄｅｓｉｇｎ　ａｎｄ　ｄｅｖｅｌｏｐ—　

ｍｅｎｔ．Ｂｙ　ｐｒｅ—ｐｌａｃｉｎｇ　ｔｈｅ　ｃｏｍｍｏｎ　ｐａｃｋｅｔ　ｓｗｉｔｃｈｉｎｇ　ａｎｄ　ｐｒｏｃｅｓｓｉｎｇ　ｆｕｎｃｔｉｏｎｓ，ＥａｓｙＳｗｉｔｃｈ　ｄｅｃｏｕ—　

ｐｉｅｓ　ｔｈｅ　ｃｕｓｔｏｍｉｚｅｄ　ｐａｃｋｅｔ　ｐｒｏｃｅｓｓｉｎｇ　ｌｏｇｉｃ　ａｎｄ　ｔｈｅ　ｃｏｍｍｏｎ　ｐａｃｋｅｔ　ｐｒｏｃｅｓｓｉｎｇ　ｌｏｇｉｃ．Ｉｔｓ　ｗｅｌｌ—ｄｅ—　

ｆｉｎｅｄ　ｓｔａｎｄａｒｄ　Ｕｓｅｒ　Ｍｏｄｕｌｅ　ｓｏｃｋｅｔ　ｉｎｔｅｒｆａｃｅｓ　ａｌｌｏｗ　ｔｈｅ　ｕｓｅｒｓ　ｔｏ　ｆｏｃｕｓ　ｏｎ　ｉｍｐｌｅｍｅｎｔｉｎｇ　ｔｈｅｉｒ　ｏｗｎ　

ｌｏｇｉｃ，ｓｉｍｐｌｉｆｙｉｎｇ　ｔｈｅ　ｐｒｏｇｒａｍｍｉｎｇ　ｏｆ　ｈａｒｄｗａｒｅ　ｌｏｇｉｃ．Ｔｈｅｏｒｅｔｉｃａｌ　ａｎａｌｙｓｉｓ　ｓｈｏｗｓ　ｔｈａｔ　ＥａｓｙＳ—　

ｗｉｔｃｈ　ｃａｎ　ｏｐｔｉｍｉｚｅ　ｔｈｅ　ｈａｒｄｗａｒｅ　ｒｅｓｏｕｒｃｅ　ｕｔｉｌｉｚａｔｉｏｎ　ｏｆ　ｔｈｅ　ＦＰＧＡ　ｗｉｔｈ　ｉｔｓ　ｄｅｔｅｒｍｉｎｉｓｔｉｃ　ｒｅｓｏｕｒｃｅ　

ｃｏｎｓｔｒａｉｎｔ　ｍｏｄｅ１．Ｍｏｒｅｏｖｅｒ，ｗｉｔｈ　ｔｈｅ　ｌｏｗ　ｐａｃｋｅｔ　ｓｃｈｅｄｕｌｉｎｇ　ｌａｔｅｎｃｙ，ＥａｓｙＳｗｉｔｃｈ　ｍｏｄｅｌ　ｈａｓ　ｌｅｓｓ　

ｉｍｐａｃｔ　ｏｎ　ｔｈｅ　ｒｅａｌ　ｃｈａｒａｃｔｅｒｉｓｔｉｃｓ　ｏｆ　ｔｈｅ　ｉｎｐｕｔ　ｔｒａｆｆｉｃ　ｆｒｏｍ　ｔｈｅ　ｅｘｐｅｒｉｍｅｎｔａｌ　ｓｙｓｔｅｍ．Ｔｈｅ　ｉｍｐｌｅ一　

收稿日期：２０１１一Ｏ８—２９；最终修改稿收到日期：２０１１－０９—１６．本课题得到国家“九七三”重点基础研究发展规划“大规模流媒体高效传输技术”　

（２００９ＣＢ３２０５０３）资助．李韬，男，１９８３年生，博士，助理研究员，主要研究方向为网络处理器、路由与交换．Ｅ—ｍａｉｌ：ｔａｏｌｉ．ｎｕｄｔ＠ｇｍａｉｌ．ｃｏｒｎ．　

孙志刚，男，１９７３年生，博士，研究员，主要研究领域为网络通信、路由与交换．陈一骄，男，１９７２年生，博士，副研究员，主要研究方向为网　

络通信、可重构路由器．贾春波，男，１９８７年生，硕士研究生，主要研究方向为网络测量、网络交换．苏琪，男，１９８５年生，硕士研究生，主　

要研究方向为网络协议、网络测量．郭腾飞，男，１９８４年生，硕士研究生，主要研究方向为网络协议、网络测量．　

计　算　机　学　报　

ｍｅｎｔａｔｉｏｎ　ｏｆ　ＥａｓｙＳｗｉｔｃｈ　ｍｏｄｅｌ　ｏｎ　ｔｈｅ　ＮｅｔＭａｇｉｃ　ｐｌａｔｆｏｒｍ　ｄｅｍｏｎｓｔｒａｔｅｓ　ｔｈａｔ　ＥａｓｙＳｗｉｔｃｈ　ｃａｎ　ｐｒｏ　

ｖｉｄｅ　ｅｆｆｉｃｉｅｎｔ　ｓｕｐｐｏｒｔ　ｆｏｒ　ｔｈｅ　ｒａｐｉｄ　ｄｅｓｉｇｎ，ｄｅｖｅｌｏｐｍｅｎｔ　ａｎｄ　ｖｅｒｉｆｉｃａｔｉｏｎ　ｏｆ　ｔｈｅ　ｎｏｖｅｌ　ｐａｃｋｅｔ　ｐｒｏ　

ｃｅｓｓｉｎｇ　ｍｅｃｈａｎｉｓｍｓ　ａｎｄ　ｎｅｔｗｏｒｋ　ｐｒｏｔｏｃｏｌｓ．　

Ｋｅｙｗｏｒｄｓ　ｐａｃｋｅｔ　ｐｒｏｃｅｓｓｉｎｇ　ｍｏｄｅｌ；ｅｘｐｅｒｉｍｅｎｔａｌ　ｐｌａｔｆｏｒｍ；ｐａｃｋｅｔ　ｓｗｉｔｃｈｉｎｇ；ＮｅｔＭａｇｉｃ　ｐｌａｔｆｏｒｍ；　

ＦＰＧＡ　

１　引　言　

在真实网络环境中进行实验并收集数据结果是　

下一代互联网创新技术研究最有效和最具说服力的　

手段．因此，下一代互联网体系结构研究＿１　无论是采　

用渐进式演进路线（如中国下一代互联网示范工程　

ＣＮＧＩ）还是Ｃｌｅａｎ　Ｓｌａｔｅ革命性路线（如美国国家科　

学基金会ＦＩＮＤ项目）都强调网络实验平台在实现　

和验证新型网络协议和服务方面的关键地位．ＮＳＦ　

ＧＥＮＩ（Ｇｌｏｂａｌ　Ｅｎｖｉｒｏｎｍｅｎｔｓ　ｆｏｒ　Ｎｅｔｗｏｒｋ　Ｉｎｎｏｖａ—　

ｔｉｏｎ）计划、ＥＵ　ＦＰ７　ＦＩＲＥ计划，以及日本的ＪＧＮＸ　

计划都试图通过构建大规模可编程实验床支持下一　

代互联网技术研究．　

以路由器为代表的网络设备作为支撑互联网运　

行的基础，是支撑下一代互联网实验平台构建的关　

键．为有效支持以软件定义网络、虚拟化、原语扩展　

等下一代互联网技术，支撑网络技术研究的实验平　

台必须提供可编程、可重构以及可重用特性，能有效　

支持网络技术快速开发与部署，降低验证测试成本，　

匹配新型互联网功能原语的时空演化特性．　

面向上述需求，出现了基于通用微处理器（纯软　

件）、网络处理器、图形处理单元ＧＰＵ（Ｇｒａｐｈｉｃｓ　

Ｐｒｏｃｅｓｓｉｎｇ　Ｕｎｉｔ）、ＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ—Ｓｐｅｃｉｆｉｃ　Ｉｎｔｅ—　

ｇｒａｔｅｄ　Ｃｉｒｃｕｔ）以及ＦＰＧＡ（Ｆｉｅｌｄ　Ｐｒｏｇｒａｍｍａｂｌｅ　

Ｇａｔｅ　Ａｒｒａｙ）等的网络实验平台．其中，ＦＰＧＡ技术　

由于具有可重构能力，可取得在性能和灵活性方面的　

良好折衷，目前受到广泛关注．作为采用ＦＰＧＡ技术　

的典型代表，ＮｅｔＦＰＧＡ平台＿２　基于模块化可重用设　

计思想，提供清晰的接口及丰富的参考设计，广泛应　

用于网络教学和科研．然而，ＮｅｔＦＰＧＡ平台缺乏支　

持用户开发的优化报文处理模型，难以为用户逻辑　

功能的规划设计提供有效支撑．ＳｗｉｔｃｈＢｌａｄｅ¨３　基于　

流水化思想，设计了一种可定制报文处理模型，能够　

有效支持新型网络协议和虚拟化技术．然而，为减少　

硬件综合时间，该模型预置了丰富的可配置流水线功　

能模块，占用硬件资源较多，限制了用户开发灵活性．　

基于ＦＰＧＡ技术的实验平台设计门槛较高，需　

要开发者具有一定硬件开发及设计经验，很多平台　

还需要用户提前规划实验方案的性能指标和硬件资　

源使用，从而阻碍了ＦＰＧＡ实验平台的广泛应用．　

面向下一代互联网技术的实验平台及相应模型应能　

够最大限度简化用户硬件逻辑开发，降低设计开发　

门槛．此外，针对ＦＰＧＡ硬件资源有限的特点还应　

提供确定性资源占用及性能评估模型，以指导和协　

助用户完成设计规划．　

针对上述需求，本文提出了一种面向下一代互联　

网实验平台的新型报文处理模型——ＥａｓｙＳｗｉｔｃｈ．　

ＥａｓｙＳｗｉｔｃｈ模型主要特点包括：　

（１）通过预置通用报文交换处理逻辑及良定义　

用户逻辑开发接口，实现用户业务逻辑与通用处理　

逻辑显式分离；　

（２）支持并行数据平面和资源隔离，支持网络　

虚拟化技术；　

（３）提供确定性模型指导硬件资源配置及性能　

优化，为用户逻辑规划和开发提供充分设计裕度．　

２　相关工作　

随着下一代互联网研究的开展和深入，支撑实　

验床构建的网络设备平台体系结构和处理模型也逐　

渐引起关注．　

Ｃｌｉｃｋ模块化路由器Ｌ４　支持以软件方式进行定　

制协议和报文转发操作的快速开发．而基于内核的　

报文转发很难实现线速处理性能．高性能软件路由　

器ＲｏｕｔｅＢｒｉｃｋｓ＿５　基于商用多核处理器实现可获得　

较高报文转发性能，但可扩展性受限于连接网卡和　

ＣＰＵ的ＰＣＩ—Ｅ（Ｐｅｒｉｐｈｅｒａｌ　Ｃｏｍｐｏｎｅｎｔ　Ｉｎｔｅｒｃｏｎｎｅｃｔ　

Ｅｘｐｒｅｓｓ）总线带宽．此外，采用ＲｏｕｔｅＢｒｉｃｋｓ开发的　

原型也很难移植到硬件上．ＰａｃｋｅｔＳｈａｄｅｒＬ６　利用　

ＧＰＵ加速软件路由器报文处理过程，通过应用程序　

（库程序）控制硬件转发过程，可以达到每秒数百万　

报文的处理速度．然而，所采用的批处理方式会引入　

较高的报文处理延迟＿３Ｊ．　

ｌ１期　李　韬等：面向下一代互联网实验平台的新型报文处理模型一Ｅａｓｙｓｗｉｔｃｈ　２１８９　

Ｓｕｐｅｒｃｈａｒｇｅｄ　ＰｌａｎｅｔＬａｂ（ＳＰＰ）　基于Ｉｎｔｅｌ　

ＩＸＰ网络处理器实现报文数据平面处理，具有同时　

线速处理来自多个端口报文的能力．由于部署代价　

昂贵，目前仅适合在大规模交换中心中部署．　

ＰＮＩＣ－８　采用配备了ＩＸＰ２８５５　１６核网络处理器的　

Ｎｅｔｒｏｎｏｍｅ　ＮＦＥ—ｉ８０００构建，支持数据中心网络相　

关技术，可以灵活实现虚拟网卡、Ｏｐｅｎｆｌｏｗ交换［９］及　

时钟同步等功能．基于网络处理器的方式可以获得　

较高的处理性能和编程灵活性．然而，编程开发与特　

定厂商平台相关，缺乏可移植性，限制了其数据平面　

功能的优化实现与重用．　

ＰＬＵＧｎ　提供了一个编程模型框架用于实现　

高性能报文查找芯片，可以获得高速报文处理能力，　

然而全定制芯片设计代价较高，开发周期较长．　

ＳｅｒｖｅｒＳｗｉｔｃｈ［１　采用集成商用交换芯片方式实现报　

文定制处理，由服务器ＣＰＵ负责报文控制平面和　

数据平面处理，可以有效实现数据中心网络多种组　

网方式所需的路由交换功能．然而商用交换芯片的　

可编程能力仍然局限于特定报文字段的匹配处理，　

难以有效支持新型网络协议的实现与验证．　

与基于ＡＳＩＣ的平台相比，基于ＦＰＧＡ的设计　

不仅可以提供功能可重构能力，还可以极大缩短开　

发和部署周期；相比基于软件的平台，在性能方面更　

具优势．例如，ＮｅｔＦＰＧＡ平台作为一款面向网络课　

程教学的评估卡，在教学科研中已得到十分广泛的　

应用．ＮｅｔＦＰＧＡ通过提供丰富的参考设计（如ＩＰｖ４　

路由器、ＯｐｅｎＦｌｏｗ交换机等），以重用和修改移植　

等方式，为用户逻辑功能实现提供支持．然而，由于　

缺乏对用户逻辑和平台预置逻辑进行清晰划分的报　

文处理模型，用户逻辑开发受限于特定参考设计的　

复杂度和相似度，在一定程度上制约了网络实验原　

型系统的快速构建．　

基于ＦＰＧＡ实现的ＯｐｅｎＦｌｏｗ交换模型和　

ＳｗｉｔｃｈＢｌａｄｅ处理模型　都试图通过硬件提供丰富　

报文处理功能集合以增强新型网络技术的快速开发　

和部署能力．然而，互联网技术的演进性将导致预置　

报文处理功能集合不断膨胀，很难期望能够获得一　

个稳定的功能基底．此外，上述模型预置的通用报文　

处理逻辑较为复杂，与实验无关的特定功能逻辑占　

用较多ＦＰＧＡ硬件资源，难以为用户开发提供充足　

的可用资源．　

３　ＥａｓｙＳｗｉｔｃｈ处理模型　

ＥａｓｙＳｗｉｔｃｈ处理模型面向可重构ＦＰＧＡ技术　

提出，试图通过预置优化的报文交换及处理功能，简　

化用户逻辑开发及调试工作，并通过定义简洁而清　

晰的接口，将用户业务逻辑与预置逻辑显式分离，使　

用户可以专注于业务逻辑开发，而不需了解其它外　

围模块的功能实现细节．　

与已有模型不同，ＥａｓｙＳｗｉｔｃｈ处理模型充分考　

虑ＦＰＧＡ资源的有限性，仅试图通过预置网络设备　

（路由器、交换机等）基础、稳定的通用报文处理功　

能，即报文交换功能，将报文分类、查表匹配、深度报　

文检测等高级报文处理功能以可重用硬件模块构件　

方式提供给用户，供用户按需集成．除报文交换功能　

外，ＥａｓｙＳｗｉｔｃｈ还基于聚类合并方法，预置了核心　

报文处理功能逻辑．基于对通用报文处理操作的归　

纳总结，通过编码形成报文处理规则集合．　

如图１所示，ＥａｓｙＳｗｉｔｃｈ报文处理模型主要由　

三部分组成，即输人控制ＩＣ（Ｉｎｐｕｔ　Ｃｏｎｔｒｏ１）、输出　

控制ＯＣ（Ｏｕｔｐｕｔ　Ｃｏｎｔｒｏ１）以及用户模块ＵＭ（Ｕｓｅｒ　

Ｍｏｄｕｌｅ）．基本的报文交换功能由ＩＣ／ＯＣ中输入调　

度器ＩＳ（Ｉｎｐｕｔ　Ｓｃｈｅｄｕｌｅｒ）和输出调度器ＯＳ（Ｏｕｔｐｕｔ　

Ｓｃｈｅｄｕｌｅｒ）协同完成，而报文处理规则指定的报文　

处理操作则由ＯＣ通过对来自ＵＭ的处理规则信号　

解码完成．ＩＣ／０Ｃ是ＥａｓｙＳｗｉｔｃｈ模型定义的预置　

处理逻辑，ＵＭ承载用户业务处理逻辑实现．用户模　

块接口ＵＭＳ（Ｕｓｅｒ　Ｍｏｄｕｌｅ　Ｓｏｃｋｅｔ）则显式定义了　

预置处理逻辑与用户自定义逻辑间的接口，用户逻　

辑的开发只需考虑满足ＵＭＳ规范要求，无须关心　

预置逻辑的具体实现．　

图１　ＥａｓｙＳｗｉｔｃｈ处理模型　

为有效支持网络虚拟化技术，ＥａｓｙＳｗｉｔｃｈ模型　

支持集成多个ＵＭ实现并行数据平面．通过为多个　

ＵＭ提供独立的处理和存储资源（如转发表），可以　

实现并行数据平面间的资源隔离．ＥａｓｙＳｗｉｔｃｈ也允　

许多个ＵＭ间的资源共享，避免资源复制，以提高　

ＦＰＧＡ资源利用率．　

３．１输入／输出控制　

ＥａｓｙＳｗｉｔｃｈ模型中的输入控制负责接收来自　

多个网络接口的报文，在完成校验后进行汇聚，并根　

据报文分类规则分派到一个或多个ＵＭ中处理，同　

一

报文仅允许分派到一个ＵＭ．由于多时钟域设计　

计　算　机　学　报　

会加剧ＦＰＧＡ逻辑设计复杂度，ＥａｓｙＳｗｉｔｃｈ模型要　

求各ＵＭ以及ＵＭＳ运行在统一的时钟频率上．输　

出控制ＯＣ负责接收ＵＭ处理完成后的报文以及相　

应的处理规则，通过译码处理规则执行对该报文指　

定的处理操作（如截断、复制等），之后将报文发送到　

目标输出缓冲队列．　

ＥａｓｙＳｗｉｔｃｈ模型中输入调度器ＩＳ采用连续工　

作模式（即若某输入缓冲队列中包含报文尾，调度器　

将调度输出该完整报文，保证输出链路不空闲），对　

输入缓冲队列ＩＱ（Ｉｎｐｕｔ　Ｑｕｅｕｅ）进行调度．由于不　

能预先假定ＵＭ对ＩＱ报文的处理策略，ＩＳ采用公　

平调度算法．可重用硬件模块库中也包含支持贪婪、　

加权轮转等其它调度算法的ＩＳ，可供用户选择集　

成．输出调度器ＯＳ主要负责响应并处理来自ＵＭ　

的报文处理请求，也可采用类似ＩＳ的连续工作模式　

和公平调度算法，以防止请求“饿死”．各ＵＭ也可　

以选择集成内部输出缓冲队列，基于灵活性考虑，其　

管理和配置由用户根据应用需求确定，ＥａｓｙＳｗｉｔｃｈ　

模型不作规定．　

３．２用户模块ｕＭ　

ＥａｓｙＳｗｉｔｃｈ模型可灵活支持多种ＵＭ开发模　

式．以单ＵＭ为例，包括旁路处理（ｂｙｐａｓｓ）模式、穿　

透处理（ｐａｓｓ—ｔｈｒｏｕｇｈ）模式以及混杂处理（ｐｒｏｍｉｓ—　

ＣＵＯＵＳ）模式．　

（１）旁路处理模式．ＵＭ不修改报文内容，只根　

据报文中提取的关键字，通过查表等方式，决定报文　

的处理行为．通过在ＩＣ与ＯＣ间设置输入报文缓冲　

ＰＢ（Ｐａｃｋｅｔ　Ｂｕｆｆｅｒ），到达的报文可在ＰＢ中缓存，　

ＯＣ在接收到ＵＭ的处理控制信息后，从ＰＢ中读取　

报文，并对其执行相应的处理．　

（２）穿透处理模式．ＩＱ中报文全部进入ＵＭ，　

并在ＵＭ中缓存和处理．ＵＭ可以直接修改报文字　

段，进行如地址替换、ＴＴＬ（Ｔｉｍｅ　Ｔｏ　Ｌｉｖｅ）更新等操　

作．ＯＣ接收ｕＭ处理完成后的报文，并按照对应的　

规则对报文进行相应的转发控制操作．　

（３）混杂处理模式．ｕＭ不修改报文内容，到达　

的报文在ＰＢ中缓存，并根据输入报文信息构造产　

生新的报文．ＵＭ必须产生与原始输入报文和新产　

生报文一一对应的处理规则，并发送到输出控制，输　

出控制根据处理规则，选择ＰＢ或ＵＭ中对应报文完　

成指定转发控制操作．该模式不支持多ＵＭ实现．　

需要注意的是，为简化控制复杂度，ＥａｓｙＳｗｉｔｃｈ　

模型要求多ＵＭ必须采用同一模式设计实现．　

３．３　ＵＭＳ接口　

ＵＭＳ定义了用户模块ＵＭ与预置模块ＩＣ／ＯＣ　

间的接口，即ＵＭＳ—Ｉ和ＵＭＳ－０，所有满足ＵＭＳ接　

口约束的ＵＭ都可无缝集成到ＥａｓｙＳｗｉｔｃｈ模型．　

ＵＭＳ—Ｉ为报文输入接口，是ＩＣ与ＵＭ间的通　

信接口，采用简单的报文ＦＩＦＯ（Ｆｉｒｓｔ　Ｉｎ　Ｆｉｒｓｔ　Ｏｕｔ）　

接口定义．ＵＭＳ—Ｉ接口包括带内数据和带外信息两　

部分．带内数据为完成校验处理的有效报文数据，数　

据宽度通常设为多个字节以提高报文处理流量，带外　

信息则包括编码后的报文头尾标识、输入接口号等．　

ＵＭＳ一０为报文输出接口，是ＯＣ与ＵＭ间的　

通信接口，由报文数据接１３和输出控制接口组成．报　

文数据接口定义与ＵＭＳ—Ｉ接口类似，其中带内报　

文数据位宽与ＵＭＳ—Ｉ相同，带外信息不包含报文　

输入接１：３号信息．输出控制接口用于传递ＵＭ对报　

文的决策结果，以报文处理规则形式定义，ＯＣ通过　

译码处理规则，确定报文的下一步处理动作．ＥａｓｙＳ—　

ｗｉｔｃｈ模型定义并实现的报文处理规则由以下字段　

构成：　

（１）接口ｂｉｔｍａｐ，用于选择接口集合中的一个　

或多个接口输出报文；　

（２）操作字段，指定处理动作即丢弃、转发或　

截断；　

（３）报文截断长度；　

（４）保留字段．　

上述处理规则各宇段通过相互组合可以覆盖按　

端口转发、多端口复制转发、丢弃、截断后单端口或　

多端口报文转发等多种报文转发处理操作，并通过　

设置保留字段可支持功能扩展．此外，输出处理规则　

还定义了报文规则绑定指示，用于选择从ＵＭ或　

ＰＢ接收报文．　

４资源及性能分析　

对于基于ＦＰＧＡ的网络实验平台，由于用户硬　

件逻辑设计受ＦＰＧＡ片上资源、处理频率等多方面　

因素影响，在进行实验方案设计时，必须对方案的资　

源占用及性能指标进行评估．ＮｅｔＦＰＧＡ采用基于　

参考设计的开发方式，用户业务逻辑与预置逻辑间　

缺乏明显划分，无法有效评估预置逻辑对业务逻辑　

在资源和性能等方面的影响；ＳｗｉｔｃｈＢｌａｄｅ模型中预　

置处理逻辑则过于复杂，也难以提供精确的资源及　

性能分析评估模型．　

ＥａｓｙＳｗｉｔｃｈ模型基于简洁的ＵＭＳ接口，实现　

了用户逻辑与预置逻辑的清晰分离，可以提供确定　

性资源约束及性能评估模型．下面介绍面向接口数　

目及缓冲队列长度需求建立的ＥａｓｙＳｗｉｔｃｈ资源约　

１１期　李韬等：面向下一代互联网实验平台的新型报文处理模型——ＥａｓｙＳｗｉｔｃｈ　

束模型，并针对网络测量应用需求，评估ＥａｓｙＳ—　

ｗｉｔｃｈ模型报文调度处理性能．表１列出了ＥａｓｙＳ—　

ｗｉｔｃｈ模型资源及性能分析涉及的相关参数．简化　

起见，网络接口设为千兆以太网，内部数据通路　

（ＦＩＦＯ接口）位宽为１２８位，Ｉｓ采用连续工作模式．　

表１　ＥａｓｙＳｗｉｔｃｈ处理模型相关参数　

Ｎ　输人接口的数目　Ｂ　输入缓冲队列容量　

，　

网络接口速率　，　ＩＳ（即数据路径）的处理　

（１Ｇｂｐｓ）　频率（Ｈｚ）　

，　

Ｉｓ调度输出速率　链路报文的最大长度　

’。　（Ｖ。一，×Ｂｄ）　（１５００Ｂｙｔｅｓ）　

）州刻　Ｂｄ　数据通路位宽　

叭　Ｕ　Ｊ曼　

ＦＰＧＡ缓冲队列容量　

上限　

４．１资源约束模型接口　

ＥａｓｙＳｗｉｔｃｈ模型中的预置逻辑在ＦＰＧＡ上实　

现必须满足以下约束：一方面，ＦＰＧＡ片上资源（尤　

其是存储资源）有限，ＥａｓｙＳｗｉｔｃｈ模型中缓冲队列　

（即ＩＱ／ＯＱ）占用存储资源比例不应过大，影响用户　

逻辑开发自由度；另一方面，ＥａｓｙＳｗｉｔｃｈ模型必须　

保证在报文处理过程中预置逻辑不能造成输入报文　

丢失，即输入缓冲队列不应出现溢出，这要求输入缓　

冲队列必须有充足的缓冲存储资源①．上述约束模　

型ＲＳ可以形式化为　

ｆＮ×Ｂ　Ｃ　（１）　

Ｒ５：　ａ　￣Ｂｑ

Ｂ　Ｘ　Ｖｉ－－　

邶

其中，式（１）反映了ＦＰＧＡ存储资源约束，式（２）则　

用于保证输人缓冲队列在公平调度情况下不会出现　

溢出，相关证明参见附录中定理１．　

以ＥａｓｙＳｗｉｔｃｈ处理模型在ＮｅｔＭａｇｉｃ一２４＠和　

ＮｅｔＦＰＧＡ网络实验平台的实现为例，假设允许输　

入缓冲队列最多占用４０　存储资源．ＮｅｔＭａｇｉｃ一２４　

平台ＦＰＧＡ存储容量约为８×１０　ｂｉｔｓ（Ｃ№Ｍ踱ｉ　一　

３．２×１０　ｂｉｔｓ），数据通路位宽Ｂｄ为１２８位；ＮｅｔＦＰＧＡ　

平台ＦＰＧＡ存储容量约为４．９×１０。ｂｉｔｓ（ＣＮｅｔＦＰＧＡ一　

１．９６×１０。ｂｉｔｓ），数据通路位宽Ｂｄ为６４位．在上述　

条件下，图２和图３分别给出了ＮｅｔＭａｇｉｃ一２４及　

ＮｅｔＦＰＧＡ平台在不同ＩＳ处理频率下，接Ｉ＝Ｉ数目Ｎ　

与输入缓冲队列容量Ｂ问的约束关系．　

由图可知，数据通路（调度器）处理频率越高，可　

支持的接口数目越多．如图２所示，ＮｅｔＭａｇｉｃ平台　

下，处理频率为７５　ＭＨｚ时，最多可支持１０个千兆接　

口；１００ＭＨｚ时，则最多可支持ｌ４个千兆接口．经过　

综合仿真，ＥａｓｙＳｗｉｔｃｈ处理模型在ＮｅｔＭａｇｉｃ一２４平　

接口数目Ｎ　

图２　ＮｅｔＭａｇｉｃ一２４平台资源约束　

接１２１数目Ｎ　

图３　ＮｅｔＦＰＧＡ平台资源约束　

台最高数据通路时钟频率＿厂ｍ　可达１６９．４３　ＭＨｚ，考　

虑到用户业务逻辑的嵌入可能会导致综合后　的　

下降，为保留设计裕度，其数据通路时钟频率厂设　

定为１２５ＭＨｚ．因此，由图２可知，在该频率下Ｎｅｔ～　

Ｍａｇｉｃ一２４最多可支持１６个千兆接口．由于ＮｅｔＦＰＧＡ　

平台数据通路时钟频率也设定在１２５　ＭＨｚ，由图３　

可知，若该平台采用ＥａｓｙＳｗｉｔｃｈ处理模型，在该时　

钟频率下，最多可支持８个千兆接口；若时钟频率提　

高到１５０ＭＨｚ，ＮｅｔＦＰＧＡ则最多可支持１Ｏ个千兆　

接口．然而，ＮｅｔＦＰＧＡ实际仅集成了４个千兆接口．　

ＮｅｔＦＰＧＡ采取保守设计的主要原因在于采用参考　

路由器作为预置逻辑实现，功能复杂，资源占用较　

多，无法保证更多接口报文的线速处理．　

４．２报文调度性能　

基于ＥａｓｙＳｗｉｔｃｈ处理模型的网络实验平台可　

以支持多种应用部署场景，不仅可作为报文流旁路　

处理设备，也具有部署在报文数据通路内处理的能　

力．后者是支持网络测量技术实现和验证极为重要　

的手段．对于测量精度要求较高的实验，ＥａｓｙＳｗｉｔｃｈ　

模型可保证调度处理对输入报文流量特性的影响可　

①　由于无法预知和假设ＵＭ报文向ＯＱ写入速率，ＯＱ长度　

难以通过理论分析获得，通常采用经验值设定．　

②　参见ＮｅｔＭａｇｉｃ官方网站ｗｗｗ．ｎｅｔｍａｇｉｃ．ｏｒｇ　

计　算　机　学　报　

确定或可忽略．下面将具体分析ＥａｓｙＳｗｉｔｃｈ处理模　

型报文调度性能．　

ＥａｓｙＳｗｉｔｃｈ模型对报文Ｐ处理调度延迟Ｅ（　）　

可以分为两部分，即报文传输延迟以及排队调度　

延迟．　

Ｅ（　）一Ｔ（ｐ）＋Ｑ（　）　（３）　

其中，丁（ｐ）表示报文Ｐ进入ＵＭ处理前经过输入　

缓冲队列的传输延迟（即报文头进至尾进延迟），　

Ｑ（　）表示报文Ｐ经过输入控制ＩＣ的排队调度延迟　

（即报文尾进至头出延迟）．　

由于缓冲队列分布、数据通路位宽及处理频率　

在实现时已知，且报文Ｐ的长度ｌ（　）可在接收时获　

得，因此丁（　）可由式（４）计算获得．对于网络测量　

等应用场景，Ｔ（户）可以通过在ＵＭ中利用时间戳　

修正机制消除．　

Ｔ（ｐ）一Ｉ　ｚ（　）／（ｆＸＢｄ）ｌ　（４）　

在ＥａｓｙＳｗｉｔｃｈ处理模型中，不可修正的性能误　

差主要由Ｑ（　）构成．由附录１中定理２可知，报文　

Ｐ在』＼，进１出的连续工作模式调度系统中，排队调　

度延迟Ｑ（　）具有上限，即　

Ｑ（　）＜（Ｎ×Ｌ—Ｚ（　））／（ｆＸＢｄ一（Ｎ一１）Ｖｉ）　

（５）　

根据式（５），图４给出了在ＩＳ不同处理频率下，　

最大报文调度延迟与网络接口数目的关系．　

图４报文调度延迟分析　

由图可知，相同接口数目下，调度器处理频率越　

高，报文调度处理延迟越低．对于特定处理频率，支　

持的输入接口数目不应超过某一特定值，否则报文　

调度延迟将急剧增长，以．厂：１００ＭＨｚ为例，支持接　

口数目Ｎ应小于１２，以保证获得可接受的报文调度　

延迟．此外，对于延迟敏感的应用，可以通过提高处　

理频率及减少占用接口的方法降低ＥａｓｙＳｗｉｔｃｈ模　

型调度延迟对系统延迟的影响，通常可以控制在　

１００肚ｓ内．　

５模型实现与应用　

∞　＾　盖　

ｍ　舳∞∞加ｏ　

我们基于ＮｅｔＭａｇｉｃ平台对ＥａｓｙＳｗｉｔｃｈ处理　

模型进行了实现和验证．如图５所示，ＮｅｔＭａｇｉｃ目　

前提供ＮｅｔＭａｇｉｃ一２４和ＮｅｔＭａｇｉｃ一０８两个版本．　

ＮｅｔＭａｇｉｃ一２４采用部分可编程交换体系结构，将大　

容量ＦＰＧＡ（ＭａｇｉｃＦＰＧＡ）与商用交换芯片相结合，　

提供可编程性与性能的良好折中．２４个千兆以太网　

接口中，１６个由ＭａｇｉｃＦＰＧＡ（Ａｌｔｅｒａ　Ａｒｒｉａ　ＩＩ　

ＧＸ　ＥＰ２ＡＧＸ１２５）控制，具有完全可编程能力．　

ＮｅｔＭａｇｉｃ一０８是ＮｅｔＭａｇｉｃ一２４的ｌｉｔｅ版本，采用低　

成本和小型化设计方案，基于Ａｌｔｅｒａ　Ａｒｒｉａ　ＩＩ　ＧＸ　

ＥＰ２ＡＧＸ４５　ＦＰＧＡ提供共８个（４个光口４个电Ｉ：２１）　

完全可编程千兆以太网接口．　

（ａ）ＮｅｔＭａｇｉｃ一２４　

（ｂ）ＮｅｔＭａｇｉｃ一０８　

图５　开放式可重构网络实验平台ＮｅｔＭａｇｉｃ　

５．１基本结构　

如图６所示，ＭａｇｉｃＦＰＧＡ是ＮｅｔＭａｇｉｃ平台实　

现报文处理可重构的核心，ＥａｓｙＳｗｉｔｃｈ处理模型在　

ＭａｇｉｃＦＰＧＡ中以预置方式实现，支持８或１６个千　

兆以太网接口报文接收，并提供转发、截断、复制等　

ＥａｓｙＳｗｉｔｃｈ定义的基本报文处理规则．此外，　

ＥａｓｙＳｗｉｔｃｈ模块对平台集成的外部存储器（如　

－　

Ｎｅｔ　Ｍ

№ａｇｉｃ　￣

０　

一

。

ＭａｇｉｃＦＰＧＡ　

Ｉ　

Ｉ　

管　

局部控　

理　

制总线　

模　

块　

一７７＿－：２２把　

Ｉ　

ｌ　

交　：　

换　：　

ｉ　

些　

Ｐ０　＋Ｐ，　＋Ｐ　…　＋Ｐ　

图６　ＥａｓｙＳｗｉｔｃｈ处理模型实现　

１１期　李　韬等：面向下一代互联网实验平台的新型报文处理模型——Ｅａｓｙｓｗｉｔｃｈ　２１９３　

ＤＤＲ、ＳＲＡＭ）以及高速ＸＡＵＩ接口等进行封装，为　

ＵＭ提供良定义访问接口以及仲裁机制，有效隔离　

各ＵＭ访问资源．用户仅需专注于ＵＭ业务逻辑，　

而不必考虑网络接口、数据缓冲、平台管理等其它外　

围逻辑的具体实现．ｕＭ与其它外围逻辑之间数据　

通路位宽为１２８　ｂｉｔｓ，处理频率为１２５　ＭＨｚ．　

ＥａｓｙＳｗｔｉｃｈ模型仅定义报文数据平面处理规　

范，ＮｅｔＭａｇｉｃ平台提供基于以太网的通用管理控制　

接口及协议，为控制平面处理功能实现提供兼容性　

和可移植性支持．用户可在任何带有以太网接口的　

主机或平台上，通过Ｓｏｃｋｅｔ编程，按照ＮｅｔＭａｇｉｃ访　

问控制（ＮｅｔＭａｇｉｃ　Ａｃｃｅｓｓｓ　ａｎｄ　Ｃｏｎｔｒｏｌ，ＮＭＡＣ）协　

议标准①，将管理控制命令封装成标准以太网报文，　

发送到ＮｅｔＭａｇｉｃ管理控制接口Ｐ０对平台进行管　

理和控制．ＭａｇｉｃＦＰＧＡ内部的管理模块负责基于　

ＮＭＡＣ协议与外部控制器建立连接，并对管理报文　

中封装的命令进行解析，转换为局部控制总线信号，　

完成对平台中ＥａｓｙＳｗｉｔｃｈ等模块及存储器的初始　

化配置及管理控制．　

表２及表３给出了ＮｅｔＭａｇｉｃ一２４平台中管理模　

块及全配置（接口数目Ｎ一１６）ＥａｓｙＳｗｉｔｃｈ模型的　

资源占用情况．　

表２管理模块资源占用　

表３￣ａｓｙＳｗｉｔｃｈ模块资源占用　

表４给出了在支持４个千兆输人端口线速报文　

转发情况下，ＥａｓｙＳｗｉｔｃｈ模型与ＮｅｔＦＰＧＡ参考路　

由器及ＳｗｉｔｃｈＢｌａｄｅ基本模型占用ＦＰＧＡ逻辑／存　

储资源情况．其中，ＮｅｔＦＰＧＡ及ＳｗｉｔｃｈＢｌａｄｅ相关　

数据来源于文献［３］．由表可得，与其它模型相比，　

ＥａｓｙＳｗｉｔｃｈ模型通过优化设计占用ＦＰＧＡ硬件资　

源（尤其是存储资源）较少，可为用户提供极大的设　

计裕度，有效减少用户逻辑开发的限制．　

表４　ＥａｓｙＳｗｉｔｃｈ模块资源占用（ｊｖ一４）　

５．２应用实例　

在ＥａｓｙＳｗｉｔｃｈ处理模型下，网络报文数据平面　

处理功能的定制工作基于硬件逻辑编程语言（如　

Ｖｅｒｉｌｏｇ等）对ＵＭ实现．用户可以选择在ＵＭ中的　

自主实现报文定制处理功能，也可以选择通过修改、　

移植参考设计等方式加速逻辑设计工作．下面介绍　

基于ＥａｓｙＳｗｉｔｃｈ处理模型在ＮｅｔＭａｇｉｃ平台上实现　

的多种新型报文处理机制和网络协议．　

５．２．１　ＲＬＩ延迟测量与评估　

ＲＬＩ（参考延迟插值）延迟测量体系ｎ　是普渡大　

学在ＳＩＧＣＯＭＭ　２０１０上提出的一种流级精确延迟　

测量技术．ＲＬＩ延迟测量体系可为互联网中微秒级　

低延迟应用提供有效监测手段，支持网络故障快速　

定位和排除．ＲＬＩ通过在报文的发送端插入携带时　

间戳的参考报文，并在接收端计算参考报文的真实　

延迟，采用线性插值方法评估被测报文流的传输延　

迟．我们基于ＥａｓｙＳｗｉｔｃｈ模型在ＮｅｔＭａｇｉｃ平台上　

实现了ＲＬＩ延迟测量与评估功能．　

如图７所示，ＲＬＩ延迟测量与评估系统采用　

Ｐａｓｓ—Ｔｈｒｏｕｇｈ模式实现，由参考报文产生ＵＭ和延　

迟评估ＵＭ构成．参考报文产生ＵＭ负责接收来自　

流量产生端（Ｓ）的待测报文，根据ＲＬＩ算法完成参　

考报文自适应插入，将提取的待测报文及参考报文　

摘要信息（包括发送时间戳）封装后，通过ＵＭＳ—Ｏ　

接口发送到ＯＳ调度输出．其中，待测报文及参考报　

文的目标端口为ＴＸ３（即待测设备输入端），而摘要　

报文的目标端口则为ＴＸ５（即性能监测端）．延迟估　

计ＵＭ负责接收自待测设备返回的待测报文和参　

考报文，并根据当前时间戳计算参考报文真实延迟，　

最后封装待测及参考报文摘要信息（包括发送时间　

戳等）并发送．返回的待测报文通过ＯＳ发送到流量　

接收端（Ｒ），摘要报文发送到性能监测端（Ｍ），参考　

报文则被废弃．　

待　

图７　ＲＬＩ延迟测量与评估实现　

ＲＬＩ延迟测量与评估系统仅使用２个输人端　

口，即Ｎ一２．根据式（２），输入缓冲队列ＩＱ容量设　

①ＮＭＡＣ协议实现（ＮＭＡＣ　Ｐｒｏｔｏｃｏｌ　Ｉｍｐｌｅｍｅｎｔａｔｉｏｎ），Ｎｅｔ—　

Ｍａｇｉｃ研究组，ｈｔｔｐ：／／ｗｗｗ．ｎｅｔｍａｇｉｃ．ｏｒｇ／Ｄａｔａ／Ｃｏｄｅ／　

ＮＭＡＣ．ｒａｒ．　

２１９４　计　算　机　学　报　２０１１正　

为１２８００ｂｉｔｓ（队列长度为１００）即可保证报文队列　

不溢出；由式（５）可得，对于任意以太网报文，　

Ｑ（　）＜１．５６８　ｂＬＳ，可满足ＲＬＩ延迟测量体系精度　

（１０　ｓ～１００ｕｓ）要求．由于篇幅限制，详细内容参见　

文献［１３　．　

５．２．２其它应用　

我们与香港理工大学合作基于ＥａｓｙＳｗｉｔｃｈ模　

型在ＮｅｔＭａｇｉｃ平台上实现了ＯｎｅＰｒｏｂｅ网络测量　

机制［１　的硬件加速，相比传统基于软件的实现方式　

具有更高的性能和精确性．此外，针对支持流媒体高　

效传输的新型传输层协议Ｌａｂｅｌｃａｓｔ￣的实现，则进　

一

步验证了ＥａｓｙＳｗｉｔｃｈ模型对新型网络协议实现　

和验证的有效支持，关于ＥａｓｙＳｗｉｔｃｈ模型更多应用　

实例可参见ＮｅｔＭａｇｉｃ论坛④．　

５．２．３特点与优势　

ＥａｓｙＳｗｉｔｃｈ模型在ＮｅｔＭａｇｉｃ平台的成功应用　

表明，ＥａｓｙＳｗｉｔｃｈ模型具有结构简单、接口清晰以　

及资源占用少的实现特点，易于硬件实现．预置的　

ＩＳ／ＯＳ等调度器及接口逻辑，允许应用开发聚焦于　

用户逻辑ＵＭ实现，并可为多数据通路资源隔离提　

供支持．通过采用ＵＭＳ接口将ＵＭ与预置逻辑解　

耦，可支持基于标准接口构建可重用硬件模块库．　

ＥａｓｙＳｗｉｔｃｈ模型资源、性能等特征参数可以采用精　

确的数学模型表述，从而为高精度网络实验的规划　

及实现提供理论依据，将实验系统误差控制在可接　

受范围内，适用于网络测量等对网络设备性能及精　

度要求较高的网络实验场景．　

６　总　结　

面向下一代互联网技术创新实验需求，针对现　

有ＦＰＧＡ实验平台报文处理模型缺失、设计开发门　

槛高、硬件资源有限等问题，本文提出了一种新型报　

文处理模型ＥａｓｙＳｗｉｔｃｈ．ＥａｓｙＳｗｉｔｃｈ的设计基于严　

谨的科学分析和丰富的设计经验，在考虑ＦＰＧＡ资　

源约束情况下，通过优化设计预置逻辑，为用户逻辑　

开发提供一个稳定、开放、通用的接口ＵＭＳ，允许用　

户专注于业务逻辑实现，减少设计开发工作量和周　

期．ＥａｓｙＳｗｉｔｃｈ模型支持通过集成多个ＵＭ实现并　

行数据平面及资源隔离，从而为虚拟化技术提供实　

现基础．通过提供精确的资源约束模型和性能分析　

模型，ＥａｓｙＳｗｉｔｃｈ可为网络实验系统设计规划提供　

科学指导和优化．目前，ＥａｓｙＳｗｉｔｃｈ模型已成功应　

用于多种新型网络处理机制及协议的开发和验证．　

参　考　文　献　

Ｅｌｉ　ｗｕ　Ｊｉａｎ—Ｐｉｎｇ。ｗｕ　Ｑｉａｎ．Ｘｕ　Ｋｅ．Ｒｅｓｅａｒｃｈ　ａｎｄ　ｅｘｐｌｏｒａｔｉｏｎ　

０ｆ　ｎｅｘｔ＿ｇｅｎｅｒａｔｉｏｎ　ｉｎｔｅｒｎｅｔ　ａｒｃｈｉｔｅｃｔｕｒｅ．　Ｃｈｉｎｅｓｅ　Ｊｏｕｒｎａｌ　ｏｆ　

Ｃｏｍｐｕｔｅｒｓ，２００８，３１（９）：１５３６—１５４８（ｉｎ　Ｃｈｉｎｅｓｅ）　

（吴建平，吴茜，徐恪．下一代互联网体系结构基础研究及探　

索．计算机学报，２００８，３１（９）：１５３６—１５４８）　

［２］Ｎａｏｕｓ　Ｊ，Ｇｉｂｂ　Ｇ，Ｂｏｌｏｕｋｉ　Ｓ，ＭｃＫｅｏｗｎ　Ｎ．ＮｅｔＦＰＧＡ：Ｒｅ—　

ｕｓａｂｌｅ　ｒｏｕｔｅｒ　ａｒｃｈｉｔｅｃｔｕｒｅ　ｆｏｒ　ｅｘｐｅｒｉｍｅｎｔａｌ　ｒｅｓｅａｒｃｈ／／Ｐｒｏ—　

ｃｅｅｄｉｎｇｓ　ｏｆ　ｔｈｅ　ＡＣＭ　Ｗｏｒｋｓｈｏｐ　ｏｎ　Ｐｒｏｇｒａｍｍａｂｌｅ　Ｒｏｕｔｅｒｓ　

ｆｏｒ　Ｅｘｔｅｎｓｉｂｌｅ　Ｓｅｒｖｉｃｅｓ　ｏｆ　Ｔｏｍｏｒｒｏｗ（ＰＲＥＳＴ０’０８）．Ｎｅｗ　

Ｙｏｒｋ，ＵＳＡ，２００８：１－７　

［３］Ａｎｗｅｒ　Ｂ，Ｔａｒｉｑ　Ｍ，Ｍｏｔｉｗａｌａ　Ｍ，Ｆｅａｍｓｔｅｒ　Ｎ．ＳｗｉｔｃｈＢｌａｄｅ：　

Ａ　ｐｌａｔｆｏｒｍ　ｆｏｒ　ｒａｐｉｄ　ｄｅｐｌｏｙｍｅｎｔ　ｏｆ　ｎｅｔｗｏｒｋ　ｐｒｏｔｏｃｏｌｓ　ｏｎ　ｐｒｏ—　

ｇｒａｍｍａｂｌｅ　ｈａｒｄｗａｒｅ／／Ｐｒｏｅｅｅｄｉｎｇｓ　ｏｆ　ｔｈｅ　ＡＣＭ　ＳＩＧＣＯＭＭ　

２Ｏ１０．Ｎｅｗ　Ｄｅｌｈｉ，Ｉｎｄｉａ，２０１０：１８３—１９４　

［４］Ｋｏｈｌｅｒ　Ｅ，Ｍｏｒｒｉｓ　Ｒ，Ｃｈｅｎ　Ｂ，Ｊａｎｎｏｔｔｉ　Ｊ，Ｋａａｓｈｏｅｋ　Ｍ　Ｆ．　

Ｔｈｅ　ｃｌｉｃｋ　ｍｏｄｕｌａｒ　ｒｏｕｔｅｒ．ＡＣＭ　Ｔｒａｎｓａｃｔｉｏｎｓ　ｏｎ　Ｃｏｍｐｕｔｅｒ　

Ｓｙｓｔｅｍｓ，２０００，１８（３）：２６３—２９７　

［５３　Ｄｏｂｒｅｓｃｕ　Ｍ，Ｅｇｉ　Ｎ，Ａｒｇｙｒａｋｉ　Ｋ　ｅｔ　ａ１．ＲｏｕｔｅＢｒｉｃｋｓ：Ｅｘｐｌｏｉ—　

ｔｉｎｇ　ｐａｒａｌｌｅｌｉｓｍ　ｔｏ　ｓｃａｌｅ　ｓｏｆｔｗａｒｅ　ｒ０ｕｔｅｒｓ／／Ｐｒｏｃｅｅｄｉｎｇｓ　ｏｆ　ｔｈｅ　

２２ｎｄ　ＡＣＭ　Ｓｙｍｐｏｓｉｕｍ　ｏｎ　Ｏｐｅｒａｔｉｎｇ　Ｓｙｓｔｅｍｓ　Ｐｒｉｎｃｉｐｌｅｓ　

（ＳＯＳＰ’０９）．Ｂｉｇ　Ｓｋｙ，ＵＳＡ，２００９：１５—２８　

［６］Ｈａｎ　Ｓ，Ｊａｎｇ　Ｋ，Ｐａｒｋ　Ｋ，Ｍｏｏｎ　Ｓ．ＰａｃｋｅｔＳｈａｄｅｒ：Ａ　ＧＰＵ—　

Ａｃｃｅｌｅｒａｔｅｄ　ｓｏｆｔｗａｒｅ　ｒｏｕｔｅｒ／／Ｐｒ０ｃｅｅｄｉｎｇｓ　ｏｆ　ｔｈｅ　ＡＣＭ　ＳＩＧ—　

Ｃ０ＭＭ　２Ｏ１０．Ｎｅｗ　Ｄｅｌｈｉ，Ｉｎｄｉａ，２０１０：１９５－２Ｏ６　

［７］Ｔｕｒｎｅｒ　Ｊ，Ｃｒｏｗｌｅｙ　Ｐ，ＤｅＨａｒｔ　Ｊ　ｅｔ　ａ１．Ｓｕｐｅｒｃｈａｒｇｉｎｇ　Ｐｌａｎｅｔ—　

Ｌａｂ：Ａ　ｈｉｇｈ　ｐｅｒｆｏｒｍａｎｃｅ，ｍｕｌｔｉ—ａｐｐｌｉｃａｔｉｏｎ，ｏｖｅｒｌａｙ　ｎｅｔ—　

ｗｏｒｋ　ｐｌａｔｆｏｒｍ／／Ｐｒｏｃｅｅｄｉｎｇｓ　ｏｆ　ｔｈｅ　ＡＣＭ　ＳＩＧＣＯＭＭ　２００７．　

Ｋｙｏｔｏ，Ｊａｐａｎ，２００７：８５—９６　

［８］Ｌｕｏ　Ｙａｎ，Ｍｕｒｒａｙ　Ｅｒｉｃ，Ｆｉｃａｒｒａ　Ｔｉｍｏｔｈｙ　Ｌ．Ａｃｃｅｌｅｒａｔｅｄ　ｖｉｒ—　

ｔｕａｌ　ｓｗｉｔｃｈｉｎｇ　ｗｉｔｈ　ｐｒｏｇｒａｍｍａｂｌｅ　ＮＩＣｓ　ｆｏｒ　ｓｃａｌａｂｌｅ　ｄａｔａ　ｃｅｎ—　

ｔｅｒ　ｎｅｔｗｏｒｋｉｎｇ／／Ｐｒｏｃｅｅｄｉｎｇｓ　ｏｆ　ｔｈｅ　２ｎｄ　ＡＣＭ　ＳＩＧＣＯＭＭ　

Ｗｏｒｋｓｈｏｐ　ｏｎ　Ｖｉｒｔｕａｌｉｚｅｄ　Ｉｎｆｒａｓｔｒｕｃｔｕｒｅ　Ｓｙｓｔｅｍｓ　ａｎｄ　Ａｒｃｈｉ—　

ｔｅｃｔｕｒｅｓ（ＶＩＳＡ’１Ｏ）．Ｎｅｗ　Ｄｅｌｈｉ，Ｉｎｄｉａ。２０１０：６５－７２　

［９］ＭｅＫｅｏｗｎ　Ｎ，Ａｎｄｅｒｓｏｎ　Ｔ，Ｂａｌａｋｒｉｓｈｎａｎ　Ｈ，Ｐａｒｕｌｋａｒ　Ｇ，　

Ｐｅｔｅｒｓｏｎ　Ｌ，Ｒｅｘｆｏｒｄ　Ｊ，Ｓｈｅｎｋｅｒ　Ｓ，Ｔｕｒｎｅｒ　Ｊ．ＯｐｅｎＦｌｏｗ：　

Ｅｎａｂｌｉｎｇ　ｉｎｎｏｖａｔｉｏｎ　ｉｎ　ｃａｍｐｕｓ　ｎｅｔｗｏｒｋｓ．ＡＣＭ　ＳＩＧＣＯＭＭ　

Ｃｏｍｐｕｔｅｒ　Ｃｏｍｍｕｎｉｃａｔｉｏｎ　Ｒｅｖｉｅｗ，２００８，３８（２）：６９－７４　

［１ｏ］Ｃａｒｌｉ　Ｌ　Ｄ，Ｐａｎ　Ｙ，Ｋｕｍａｒ　Ａ，Ｅｓｔａｎ　ｃ，Ｓａｎｋａｒａｌｉｎｇａｍ　Ｋ．　

Ｆｌｅｘｉｂｌｅ　ｌｏｏｋｕｐ　ｍｏｄｕｌｅｓ　ｆｏｒ　ｒａｐｉｄ　ｄｅｐｌｏｙｍｅｎｔ　ｏｆ　ｎｅｗ　ｐｒｏｔｏ—　

ｃｏｌｓ　ｉｎ　ｈｉｇｈ—ｓｐｅｅｄ　ｒｏｕｔｅｒｓ／／Ｐｒｏｃｅｅｄｉｎｇｓ　ｏｆ　ｔｈｅ　ＡＣＭ　ＳＩＧ—　

ＣＯＭＭ．Ｂａｒｃｅｌｏｎａ，Ｓｐａｉｎ，２００９：２０７—２１８　

［１１］Ｌｕ　Ｇ　ｅｔ　ａ１．ＳｅｒｖｅｒＳｗｉｔｃｈ：Ａ　ｐｒｏｇｒａｍｍａｂｌｅ　ａｎｄ　ｈｉｇｈ　ｐｅｒ—　

ｆｏｒｍａｎｃｅ　ｐｌａｔｆｏｒｍ　ｆｏｒ　ｄａｔａ　ｃｅｎｔｅｒ　ｎｅｔｗｏｒｋｓ／／Ｐｒｏｃｅｅｄｉｎｇｓ　ｏｆ　

ｔｈｅ　８ｔｈ　ＵＳＥＮＩＸ　Ｓｙｍｐｏｓｉｕｍ　ｏｎ　Ｎｅｔｗｏｒｋｅｄ　Ｓｙｓｔｅｍｓ　Ｄｅｓｉｇｎ　

ａｎｄ　Ｉｍｐｌｅｍｅｎｔａｔｉｏｎ（ＮＳＤＩ’１１）．Ｂｏｓｔｏｎ，ＵＳＡ，２０１１：Ｉ－１４　

①　

Ｌａｂｅｌｃａｓｔ　Ｐｒｏｔｏｃｏ１．　Ｉｎｔｅｒｎｅｔ　Ｅｎｇｉｎｅｅｒｉｎｇ　Ｔａｓｋ　Ｆｏｒｃｅ　

Ｄｒａｆｔ．ｈｔｔｐ：／／ｔｏｏｌｓ．ｉｅｔｆ．ｏｒｇ／ｈｔｍｌ／ｄｒａｆｔ—ｓｕｎｚｈｉｇａｎｇ—ｓａｍ—　

ｌａｂｅｌｃａｓｔ—Ｏ２　

②　

ＮｅｔＭａｇｉｃ官方论坛．ｈｔｔｐ：／／ｂｂｓ．ｎｅｔｍａｇｉｃ．ｏｒｇ　

１１期　李　韬等：面向下一代互联网实验平台的新型报文处理模型——Ｅａｓｙｓｗｉｔｃｈ　２１９５　

［１　２］Ｌｅｅ　Ｍｙｕｎｇｊｉｎ，Ｄｕｆｆｉｅｌｄ　Ｎｉｃｋ，Ｋｏｍｐｅｌｌａ　Ｒａｍａｎａ　Ｒａｏ．Ｎｏｔ　

ａｌ１　ｍｉｃｒｏｓｅｃｏｎｄｓ　ａｒｅ　ｅｑｕａｌ：Ｆｉｎｅ—ｇｒａｉｎｅｄ　ｐｅｒ－ｆｌｏｗ　ｍｅａｓｕｒｅ—　

ｍｅｎｔｓ　ｗｉｔｈ　ｒｅｆｅｒｅｎｃｅ　ｌａｔｅｎｃｙ　ｉｎｔｅｒｐｏｌａｔｉｏｎ／／Ｐｒ０ｃｅｅｄｉｎｇｓ　ｏｆ　

ｔｈｅ　ＡＣＭ　ＳＩＧＣＯＭＭ　２０１０．Ｎｅｗ　Ｄｅｌｈｉ，Ｉｎｄｉａ，２Ｏ１０：２７：３８　

［１３］Ｌｉ　Ｔａｏ，Ｓｕｎ　Ｚｈｉｇａｎｇ，Ｊｉａ　Ｃｈｕｎｂｏ，Ｓｕ　Ｑｉ，Ｌｅｅ　Ｍｙｕｎｇｊｉｎ．　

Ｕｓｉｎｇ　ＮｅｔＭａｇｉｃ　ｔｏ　ｏｂｓｅｒｖｅ　ｆｉｎｅ～ｇｒａｉｎｅｄ　ｐｅｒ－ｆｌｏｗ　ｌａｔｅｎｃｙ　

ｍｅａｓｕｒｅｍｅｎｔｓ／／Ｐｒｏｃｅｅｄｉｎｇｓ　ｏｆ　ｔｈｅ　ＡＣＭ　ＳＩＧＣＯＭＭ　２０１１．　

附录　

定理１．　连续工作模式的输入调度器，当接口数目～＜　

（ｆＸＢｄＸＢ＋ＢＸＶ．一＿厂×Ｂｄ×Ｌ）／（Ｂ×Ｖ．）时，报文在输入　

缓冲区中不溢出．　

证明．　采用反证法．假设输入缓冲中的报文在Ｔ　时刻　

有溢出，在此前调度器最后一次由空闲状态进入工作状态的　

时刻为ｒ厂０，即在区间［　，Ｔ　］中调度器持续调度报文输出．　

又假设设在ｒｒ】时刻接收缓冲区ｉ溢出，在区间［　，Ｔ　］中调　

度器调度缓冲区ｉ报文输出的时间为ｔ　，调度其它（Ｎ一１）个　

缓冲区报文输出的时间为ｔ。，则有　＋Ｔ１一ｔ　＋ｔｚ．　

由于在，ｒ０之前调度器处于空闲状态，因此每个缓冲区　

中都没有完整的报文待调度，即每个缓冲区的数据容量均小　

于Ｌ．对于缓冲区ｉ，在Ｔ　时刻溢出，可得　

Ｂ＜Ｉｉ（Ｔｏ）＋（　１＋ｔ２）Ｘ　～ＶｏＸｔｌ＜Ｌ＋（　１＋ｔ２）Ｘ　—ＶｏＸｔ１　

（６）　

即Ｔ　溢出，表明在［　，Ｔ　］区间内进入缓冲区的数据加上　

时缓冲区原有的数据去除调度离开的数据大于缓冲区容　

量Ｂ．　

对于其余Ｎ一１个缓冲区，有　

Ⅳ一１　

ＸｆＸＢｄ＜（ｔ１＋　２）ＸＶ　ｘ（Ｎ一１）＋∑ｉｉ（丁ｏ）　

ｌ　

＜（Ｎ一１）（ｔ１＋ｔ２）ＸＶ。＋（Ｎ一１）×Ｌ　（７）　

即在［Ｔ０，Ｔ　］区间，Ｎ一１个缓冲区中原有的数据量加上到　

达的数据量大于调度输出的数据量．　

由式（６）、（７）相加可得　

ｔ１＋ｔ２＜（ＮＸＬ～Ｂ）／［　～Ｎ×　］　（８）　

ＬＩ　Ｔａｏ，ｂｏｒｎ　ｉｎ　１９８３，Ｐｈ．Ｄ．，　

ｌｅｃｔｕｒｅｒ．Ｈｉｓ　ｒｅｓｅａｒｃｈ　ｉｎｔｅｒｅｓｔｓ　ｉｎｃｌｕｄｅ　

ｎｅｔｗｏｒｋ　ｐｒｏｃｅｓｓｏｒ　ａｎｄ　ｒｏｕｔｉｎｇ　ａｎｄ　

ｓｗｉｔｃｈｉｎｇ．　

ＳＵＮ　Ｚｈｉ—Ｇａｎｇ，ｂｏｒｎ　ｉｎ　１９７３，Ｐｈ．Ｄ．，ｐｒｏｆｅｓｓｏｒ．Ｈｉｓ　

ｒｅｓｅａｒｃｈ　ｉｎｔｅｒｅｓｔｓ　ｉｎｃｌｕｄｅ　ｎｅｔｗｏｒｋ　ｃｏｍｍｕｎｉｃａｔｉｏｎ，ｒｏｕｔｉｎｇ　

ａｎｄ　ｓｗｉｔｃｈｉｎｇ．　

ＣＨＥＮ　Ｙｉ・Ｊｉａｏ，ｂｏｒｎ　ｉｎ　１９７２，Ｐｈ．Ｄ．，ａｓｓｏｃｉａｔｅ　ｐｒｏｆｅｓ—　

Ｔｏｒｏｎｔｏ，Ｃａｎａｄａ，２０ｌ１：４６＆４６７　

Ｅｌ４］Ｌｕｏ　Ｘｉａｐｕ，Ｃｈａｎ　Ｅｄｍｏｎｄ　Ｗ　Ｗ，Ｃｈａｎｇ　Ｒｏｃｋｙ　Ｋ　Ｃ．Ｄｅｓｉｇｎ　

ａｎｄ　ｉｍｐｌｅｍｅｎｔａｔｉｏｎ　ｏｆ　ＴＣＰ　ｄａｔａ　ｐｒｏｂｅｓ　ｆｏｒ　ｒｅｌｉａｂｌｅ　ａｎｄ　ｍｅｔ—　

ｒｉｃ—ｒｉｃｈ　ｎｅｔｗｏｒｋ　ｐａｔｈ　ｍｏｎｉｔ０ｒｉｎｇ／／Ｐｒ０ｃｅｅｄｉｎｇｓ　ｏｆ　ｔｈｅ　２００９　

Ｃｏｎｆｅｒｅｎｃｅ　ｏｎ　ＵＳＥＮＩＸ　Ａｎｎｕａｌ　Ｔｅｃｈｎｉｃａｌ　Ｃｏｎｆｅｒｅｎｃｅ．Ｓａｎ　

Ｄｉｅｇｏ，ＵＳＡ，２００９：卜１４　

由式（６）得　

ｔ１＋ｔ２＞（Ｂ—Ｌ）／Ｖ　（９）　

由式（８）、（９）得　

（Ｂ—Ｌ）／Ｖｉ＜（ＮＸ　Ｌ—Ｂ）／［Ｖ。一ＮＸＶ。］　（１Ｏ）　

即Ｎ＞（ｆＸＢｄＸＢ＋Ｂ×Ｖ　一ｆＸＢｄＸＬ）／（ＢＸＶ　），与假设　

矛盾，定理得证．　证毕．　

引理１．　在任何时刻ｔ，Ｎ个输入队列积累的数据和　

ＴＤ（￡）小于Ｎ×Ｌ．　

证明．　在任何［Ｔ０，Ｔ１］连续调度周期中，输入调度的速　

率Ｓ×Ｎ×Ｖ　不小于Ｎ个端口输入速率之和，因此在时间区　

间［　，Ｔ　］内，ＴＤ（　）最大．ＴＤ（Ｔｏ）不可能超过Ｎ×Ｌ．否　

则在　之间的很短的某个时刻，必有某个输入队列长度大　

于Ｌ，即至少积累一个完成报文，这与　时刻才开始调度是　

矛盾的．　证毕．　

定理２．　在连续工作模式公平调度算法下，长度为ｚ（户）　

的报文在输入缓冲队列中最大排队调度延时为Ｑ（户）＜　

（ＮＸＬ一￡（声））／（（ｆＸＢａ一（Ｎ一１）Ｖ．）．　

证明．　任何调度周期／非调度周期内，Ｎ一１个缓冲队　

列中原有数据加上到达数据的量大于调度输出的数据量．因　

此，在［　，Ｔ　］连续调度中，报文Ｐ在ｔ　时刻完全进入缓冲　

区，其尾进头出延时Ｑ（　）满足　

Ｑ（户）ＸｆＸＢｄ＜ＴＤ（　１）一ｚ（户）＋（Ｎ一１）×、，．×Ｑ（声）　

＜Ｎ×Ｌ—Ｚ（ｐ）＋（Ｎ～１）×Ｖ　×Ｑ（ｐ），　

因此可得Ｑ（　）＜（ＮＸＬ—ｚ（ｐ））／（ｆＸＢａ一（Ｎ～１）×Ｖ　），　

定理得证．　证毕．　

ｓｏｒ．Ｈｉｓ　ｒｅｓｅａｒｃｈ　ｉｎｔｅｒｅｓｔｓ　ｉｎｃｌｕｄｅ　ｎｅｔｗｏｒｋ　ｃｏｍｍｕｎｉｃａｔｉｏｎ　

ａｎｄ　ｒｅｃｏｎｆｉｇｕｒａｂｌｅ　ｒｏｕｔｅｒｓ．　

ＪｌＡ　Ｃｈｕｎ－Ｂｏ，ｂｏｒｎ　ｉｎ　１　９８７，Ｍ．Ｓ．ｃａｎｄｉｄａｔｅ．Ｈｉｓ　ｒｅ—　

ｓｅａｒｃｈ　ｉｎｔｅｒｅｓｔｓ　ｉｎｃｌｕｄｅ　ｎｅｔｗｏｒｋ　ｍｅａｓｕｒｅｍｅｎｔ　ａｎｄ　ｎｅｔｗｏｒｋ　

ｓｗｉｔｃｈｉｎｇ．　

ＳＵ　Ｑｉ，ｂｏｒｎ　ｉｎ　１９８５，Ｍ．Ｓ．ｃａｎｄｉｄａｔｅ．Ｈｉｓ　ｒｅｓｅａｒｃｈ　ｉｎ－　

ｔｅｒｅｓｔｓ　ｉｎｃｌｕｄｅ　ｎｅｔｗｏｒｋ　ｐｒｏｔｏｃｏｌ　ａｎｄ　ｎｅｔｗｏｒｋ　ｍｅａｓｕｒｅｍｅｎｔ．　

ＧＵＯ　Ｔｅｎｇ—Ｆｅｉ，ｂｏｒｎ　ｉｎ　１　９８４，Ｍ．Ｓ．ｃａｎｄｉｄａｔｅ．Ｈｉｓ　ｒｅ—　

ｓｅａｒｃｈ　ｉｎｔｅｒｅｓｔｓ　ｉｎｃｌｕｄｅ　ｎｅｔｗｏｒｋ　ｐｒｏｔｏｃｏｌ　ａｎｄ　ｎｅｔｗｏｒｋ　ｓｗｉｔｃ—　

ｈｉｎｇ．　

２１９６　计　算　机　学　报　２０１１年　

Ｂａｃｋｇｒｏｕｎｄ　

Ｎｅｔｗｏｒｋ　ｅｘｐｅｒｉｍｅｎｔａｌ　ｐｌａｔｆｏｒｍ　ｉｓ　ｏｎｅ　ｏｆ　ｔｈｅ　ｋｅｙ　ｃｏｍｐｏ—　

ｎｅｎｔｓ　ｏｆ　ｔｈｅ　ｎｅｘｔ—ｇｅｎｅｒａｔｉ０ｎ　Ｉｎｔｅｒｎｅｔ　ｔｅｃｈｎｏｌｏｇｙ　ｒｅｓｅａｒｃｈ，　

ｓｕｃｈ　ａｓ　ｓｏｆｔｗａｒｅ—ｄｅｆｉｎｅｄ　ｎｅｔｗｏｒｋ（ＳＤＮ），ｎｅｔｗｏｒｋ　ｖｉｒｔｕａｌ—　

ｉｚａｔｉｏｎ，ｐｒｉｍｉｔｉｖｅ　ｅｘｔｅｎｓｉｏｎ，ｅｔｃ．Ｔｈｅ　ＦＰＧＡ—ｂａｓｅｄ　ｎｅｔｗｏｒｋ　

ｅｘｐｅｒｉｍｅｎｔａｌ　ｐｌａｔｆｏｒｍ　ｃａｎ　ａｃｈｉｅｖｅ　ｈｉｇｈ　ｆｌｅｘｉｂｉｌｉｔｙ　ａｎｄ　ｐｅｒ—　

ｆｏｒｍａｎｃｅ．Ｕｐ　ｔＯ　ｎｏｗ，１ｏｔｓ　ｏｆ　ｒｅｓｅａｒｃｈｅｓ　ｈａｖｅ　ｆｏｃｕｓ　ｏｎ　ｔｈｅ　

ＦＰＧＡ～ｂａｓｅｄ　ｎｅｔｗｏｒｋ　ｅｘｐｅｒｉｍｅｎｔａｌ　ｐｌａｔｆｏｒｍ．Ｈｏｗｅｖｅｒ，　

ｔｈｅｒｅ　ａｒｅ　ｔｗｏ　ｍａｉｎ　ｐｒｏｂｌｅｍｓ　ｏｆ　ｅｘｉｓｔｉｎｇ　ｐｌａｔｆｏｒｍｓ．Ｔｈｅ　ｆｉｒｓｔ　

ｉｓ　ｔｈｅ　ｌａｃｋ　ｏｆ　ａｃｃｕｒａｔｅ　ａｎｄ　ｏｐｔｉｍｉｚｅｄ　ｐａｃｋｅｔ　ｐｒｏｃｅｓｓｉｎｇ　ｍｏｄｅｌ　

ｔＯ　ｓｕｐｐｏｒｔ　ａｎｄ　ｓｉｍｐｌｉｆｙ　ｔｈｅ　ｄｅｖｅｌｏｐｍｅｎｔ　ｆｏｒ　ｔｈｅ　ｕｓｅｒｓ．Ｓｅｃ—　

ｏｎｄｌｙ，ｔｈｅ　ｓｃａｒｃｅ　ｈａｒｄｗａｒｅ　ｒｅｓｏｕｒｃｅｓ　ｒｅｓｔｒｉｃｔ　ｔｈｅ　ｕｓｅｒｓ　ｔＯ　ｄｅ—　

ｖｅｌｏｐ　ａｎｄ　ｄｅｐｌｏｙ　ｔｈｅｉｒ　ｃｕｓｔｏｍｉｚｅｄ　ｐａｃｋｅｔ　ｐｒｏｃｅｓｓｉｎｇ　ｌｏｇｉｃ．　

Ｔｈｅ　ｍａｉｎ　ｃｏｎｔｒｉｂｕｔｉｏｎｓ　ｏｆ　ｔｈｉｓ　ｗｏｒｋ　ａｒｅ　ａｓ　ｆｏｌｌｏｗｓ：　

（１）Ａ　ｎｏｖｅｌ　ｐａｃｋｅｔ　ｐｒｏｃｅｓｓｉｎｇ　ｍｏｄｅｌ　ｉｓ　ｐｒｏｐｏｓｅｄ　ｆｏｒ　ｔｈｅ　ＦＰ—　

ＧＡ—ｂａｓｅｄ　ｎｅｔｗｏｒｋ　ｅｘｐｅｒｉｍｅｎｔａｌ　ｐｌａｔｆｏｒｍ．（２）Ｗｉｔｈ　ｔｈｅ　ｐｒｅ—　

ｐｌａｃｅｄ　ｐａｃｋｅｔ　ｓｗｉｔｃｈｉｎｇ　ｌｏｇｉｃ　ａｎｄ　ｗｅｌｌ—　ｄｅｆｉｎｅｄ　ＵＭＳ　ｉｎｔｅｒ—＿　

ｆａｃｅ，ｔｈｅ　ｃｕｓｔｏｍｉｚｅｄ　ｐａｃｋｅｔ　ｐｒｏｃｅｓｓｉｎｇ　ｌｏｇｉｃ　ａｎｄ　ｔｈｅ　ｃｏｍｍｏｎ　

ｐａｃｋｅｔ　ｐｒｏｃｅｓｓｉｎｇ　ｌｏｇｉｃ　ｃａｎ　ｂｅ　ｅｆｆｉｃｉｅｎｔｌｙ　ｓｅｐａｒａｔｅｄ．Ｔｈｅ　ＵＳ—　

ｅｒｓ　ｄｏ　ｎｏｔ　ｎｅｅｄ　ｔｏ　ｈａｎｄｌｅ　ｔｈｅ　ｃｏｍｍｏｎ　ｐａｃｋｅｔ　ｐｒｏｃｅｓｓｉｎｇ　ｏｒ　

ｉｎｔｅｒｆａｃｅ　ｌｏｇｉｃｓ，ｓｕｃｈ　ａｓ　ｉｎｐｕｔ／ｏｕｔｐｕｔ　ｐａｃｋｅｔ　ｉｎｔｅｒｆａｃｅ，ｐａｃｋ—　

ｅｔ　ｓｃｈｅｄｕｌｅｒ，ｅｔｅ．（３）Ｂａｓｅｄ　ｏｎ　ｔｈｅ　ｍｏｄｅｌ，ｔｈｅｏｒｅｔｉｃａｌ　ａｎａｌｙ—　

ｓｉｓ　ｃａｎ　ｂｅ　ｕｔｉｌｉｚｅｄ　ｆｏｒ　ｏｐｔｉｍｉｚｉｎｇ　ｈａｒｄｗａｒｅ　ｒｅｓｏｕｒｃｅｓ　ｃｏｎｆｉｇｕ—　

ｒａｔｉｏｎ　ａｎｄ　ｐａｃｋｅｔ　ｐｒｏｃｅｓｓｉｎｇ　ｐｅｒｆｏｒｍａｎｃｅ，ｗｈｉｃｈ　ｐｒｏｖｉｄｅｓ　ｅｆ—　

ｆｉｃｉｅｎｔ　ｄｉｒｅｃｔｉｏｎｓ　ｆｏｒ　ｔｈｅ　ｄｅｖｅｌｏｐｍｅｎｔ　ａｎｄ　ｉｍｐｌｅｍｅｎｔａｔｉｏｎ　ｏｆ　

ｔｈｅ　ｎｅｔｗｏｒｋ　ｅｘｐｅｒｉｍｅｎｔａｌ　ｓｙｓｔｅｍｓ．　

Ｔｈｅ　ＥａｓｙＳｗｉｔｃｈ　ｍｏｄｅｌ　ｈａｓ　ｂｅｅｎ　ｉｍｐｌｅｍｅｎｔｅｄ　ｏｎ　ｔｈｅ　

ＮｅｔＭａｇｉｃ　ｐｌａｔｆｏｒｍ，ｗｈｉｃｈ　ｉｓ　ａｎ　ｏｐｅｎ　ｒｅｃｏｎｆｉｇｕｒａｂｌｅ　ｎｅｔｗｏｒｋ　

ｅｘｐｅｒｉｍｅｎｔａｌ　ｐｌａｔｆｏｒｍ　ｄｅｓｉｇｎｅｄ　ｂｙ　ｔｈｅ　Ｎａｔｉｏｎａｌ　Ｕｎｉｖｅｒｓｉｔｙ　ｏｆ　

Ｄｅｆｅｎｓｅ　Ｔｅｃｈｎｏｌｏｇｙ．Ｓｅｖｅｒａｌ　ｐｒｏｔｏｔｙｐｅ　ｓｙｓｔｅｍｓ　ｈａｖｅ　ｂｅｅｎ　

ｓｕｃｃｅｓｓｆｕｌｌｙ　ｂｕｉｌｔ　ｕｔｉｌｉｚｉｎｇ　ｔｈｅ　ｐｌａｔｆｏｒｍ　ｗｉｔｈ　ｔｈｅ　ＥａｓｙＳｗｉｔｃｈ　

ｍｏｄｅ１．Ｉｔ　ｉｓ　ｐｒｏｖｅｄ　ｔｈａｔ　ｔｈｅ　ｍｏｄｅｌ　ｃａｎ　ｐｒｏｖｉｄｅ　ｒａｐｉｄ　ｄｅｖｅｌｏｐ—　

ｍｅｎｔ　ａｎｄ　ｄｅｐｌｏｙｍｅｎｔ　ａｎｄ　ｔｈｅ　ｒｅｑｕｉｒｅｄ　ｈｉｇｈ　ｐａｃｋｅｔ　ｐｒｏｃｅｓｓｉｎｇ　

ｐｅｒｆｏｒｍａｎｃｅ　ｆｏｒ　ｔｈｅ　ｎｅｗ　ｎｅｔｗｏｒｋ　ｔｅｃｈｎｏｌｏｇｉｅｓ．Ｍｏｒｅｏｖｅｒ，　

ｃｏｍｐａｒｅｄ　ｗｉｔｈ　ｔｈｅ　ｅｘｉｓｔｉｎｇ　ｍｏｄｅｌｓ，ｔｈｅ　ＥａｓｙＳｗｉｔｃｈ　ｒｅｑｕｉｒｅｓ　

ｌｅｓｓ　ｈａｒｄｗａｒｅ　ｒｅｓｏｕｒｃｅｓ　ｆｏｒ　ｉｍｐｌｅｍｅｎｔｉｎｇ　ｔｈｅ　ｐｒｅｐｌａｃｅｄ　ｐｒｏ—　

ｃｅｓｓｉｎｇ　ｌｏｇｉｃ，ｗｈｉｃｈ　ｂｒｉｎｇｓ　ｍｏｒｅ　ｄｅｓｉｇｎ　ｓｐａｃｅ　ｔＯ　ｔｈｅ　ｕｓｅｒｓ．Ｉｔ　

ｉｓ　ｗｏｒｔｈ　ｍｅｎｔｉｏｎｉｎｇ　ｔｈａｔ　ａｌｌ　ｇａｔｅｗａｒｅｓ　ａｎｄ　ｄｏｃｕｍｅｎｔｓ　ｏｆ　ｔｈｅ　

ｈａｒｄｗａｒｅ　ｍｏｄｕｌｅｓ　ｄｅｖｅｌｏｐｅｄ　ｕｎｄｅｒ　ｔｈｅ　ＥａｓｙＳｗｉｔｃｈ　ｍｏｄｅｌ　ｏｎ　

ｔｈｅ　ＮｅｔＭａｇｉｃ　ｐｌａｔｆｏｒｍ　ａｒｅ　ｏｐｅｎ　ｔＯ　ｔｈｅ　ｎｅｔｗｏｒｋ　ｃｏｍｍｕｎｉｔｙ　ｔｏ　

ｅｎｃｏｕｒａｇｅ　ｔｈｅ　ｈａｒｄｗａｒｅ　ｒｅｕｓｅ．　

Ｔｈｅ　ｒｅｓｅａｒｃｈ　ｉｓ　ｐａｒｔｉａｌｌｙ　ｓｕｐｐｏｒｔｅｄ　ｂｙ　ｔｈｅ　Ｎａｔｉｏｎａｌ　Ｂａｓｉｃ　

Ｒｅｓｅａｒｃｈ　Ｐｒｏｇｒａｍ（９７３　Ｐｒｏｇｒａｍ）ｏｆ　Ｃｈｉｎａ　ｕｎｄｅｒ　ｇｒａｎｔ　

Ｎｏ．２ＯＯ９ＣＢ３２Ｏ５Ｏ３．Ｅｓｐｅｃｉａｌｌｙ，ｔｈｅ　ｒｅｓｅａｒｃｈ　ｉｓ　ｍａｉｎｌｙ　ｆｏｃｕｓ　

ｏｎ　ｂｕｉｌｄｉｎｇ　ａｎ　ｅｆｆｉｃｉｅｎｔ　ｅｘｐｅｒｉｍｅｎｔａｌ　ｐｌａｔｆｏｒｍ　ｆｏｒ　ｉｍｐｌｅｍｅｎ—　

ｉｒｎｇ　ａｎｄ　ｖｅｒｉｆｙｉｎｇ　ｔｈｅ　ｎｅｗ　ｎｅｔｗｏｒｋ　ｐｒｏｔｏｃｏｌｓ　ａｎｄ　ｐａｃｋｅｔ　ｐｒｏ—　

ｃｅｓｓｉｎｇ　ｍｅｃｈａｎｉｓｍｓ　ｐｒｏｐｏｓｅｄ　ｉｎ　ｔｈｅ　ｐｒｏｇｒａｍ．