admin 管理员组

文章数量: 1087139


2024年3月21日发(作者:linux网卡配置)

串行

A/D

转换器

MAX186

及其应用

●元器件卡片

-41-

串行

A/D

转换器

MAX186

及其应用

华中理工大学向欣

1.

概述

MAX186

是一个采用逐次逼近

A/D

转换技术

的高速超低功耗模数转换器。内部具有

8

通道多路

转换器、宽带跟踪

/

保持电路和串行接口。

8

路单端

输入或

4

路差动输入可由软件设定

,

转换结果由串

行接口输出。分辨率为

12

,

采样速度达

133kHz,

芯片可由单

5V

或双±

5V

电源供电。其串行接口可

TMTM

SPI

TM

QSPI

Wicrowire

兼容。可采用内部

时钟或外部时钟完成

A/D

转换。内部基准电压为

4.096V,

具有硬件关断和两种软件关断模式。

放大器处于外部校正模式。

引脚

11:

/

数转换的基准电压输入端

,

也是参

/

缓冲放大器的输出。当采用外部基准电压源工

作时

,

外部电源由此输入。当采用外部校正模式时

,

该引脚和地之间应外接一个

4.7

μ

F

的电容。

引脚

12:

参考

/

缓冲放大器的输入端。不用时将

REFADJ

端接到

VDD

引脚

13:

模拟地

,

在单端输入模式时做

IN

2输入端。

引脚

14:

数字地。

引脚

15:

串行数据输出

,SCLK

的下降沿使数

据输出

,CS

为高电平时

,DOUT

为高阻态。

引脚

16:

串行选通输出。在内部时钟模式情况

,MAX186

开始

A/D

转换时

,SSTRB

变低

;

当转

换完成时

,SSTRB

变高。在外部时钟模式时

,

转换数

据的最高位

MSB

输出之前

,SSTRB

出现一个时钟

周期的高电平。

CS

为高时

,SSTRB

呈高阻态。

引脚

17:

串行数据输入。在

SCLK

的上升沿数

据输入有效。

引脚

18:

片选信号

,

低电平有效。

引脚

19:

串行时钟输入端。串行数据输入和输

出都按照该时钟节拍进行。在外部时钟模式时

,

SCLK

的时钟周期决定

A/D

转换速度

,

SCLK

占空比必须在

40%

60%

之间。

引脚

20:

正电源端。

186

的内部结构和引脚说明

MAX186

的内部结构如图

1

所示

,

20

个引脚及

DIP

SO

SSOP

三种封装形式

,

引脚功能如下

:

引脚

1

8:

模拟输入。

引脚

9:

负电源电压

,

-5V

AGND

引脚

10:

关断输入信号端

,SHDN=0

时为全关

断方式。

SHDN

的另一个用途是设定参考

/

缓冲放

大器的校正模式。

SHDN=1

;

使参考

/

缓冲放大

器处于内部校正模式

;SHDN

浮置时

,

使参考

/

缓冲

3.

工作方式

A/D

转换时

,

首先需从引脚

17

(

DIN

)

串行输入

一个控制字节

,

用该控制字节设定每次转换的某些

工作模式和通道号

,

外部时钟

SCLK

的上升沿将该

控制字节从高位到低位逐位输入。将控制字节输入

,

转换器开始转换。转换结束后

,SCLK

的下降沿

将转换结果从引脚

15

(

DOUT

)

输出。另外

,

MAX186

有如下的工作方式

:

内部时钟

/

外部时钟、

内部校正

/

外部校正、硬件关断

/

软件关断、全关断

/

快速关断、单端输入

/

差动输入、单极性输入

/

双极性

输入等。这些方式的选择由硬件电路和软件编程综

合设定。其控制字节的定义如下

:

1MAX186

内部结构框图

-42-

《国外电子元器件》

1999

年第

2

1999

2

Bit7:

控制字节的起始标示位

,

规定为逻辑“

1

”。

Bit6Bit5Bit4:

此三位选择转换通道。当

Bit2=

1,Bit6Bit5Bit4

000

111

分别对应选中

CH0

CH7

Bit2=0

,Bit6Bit5Bit4

000

011

分别

率范围在

100kHz

2MHz

(

外部基准电源方式下

)

100kHz

400kHz

(

内部基准电源方式下

)

186

的应用

从前面的叙述可知

,MAX186

的串行通讯协议

TMTM

SPT

TM

QSP

Wicrowire

兼容。为了扩大

MAX186

的通用性

,

用一般的

I/O

口模拟

MAX186

所要求的串行通讯时序同样可以实现它们之间的连

,

从而使该器件得到更广泛的应用。图

2

是用

AT89C51

单片机的通用

I/O

端口与

MAX186

进行

选中

CH0/CH1

CH6/CH7,Bit6Bit5Bit4

100

111

分别选中

CH1/CH0

CH7/CH6

Bit3:1

为单极性“

;0

”为双极性。选择单极性方

式时

,

模拟信号电压范围为

0

V

REF

;

选择双极性方

式时

,

模拟信号电压范围为

-V

REF

/2

V

REF

/2

Bit2

:1

”为单端输入

;0

为差动输入。选择单端输

入方式时

,

模拟信号以

AGND

为公共点从

CH0

CH7

输入

;

选择差动输入方式时

,

模拟信号从

CH0/CH1

CH2/CH3

CH4/CH5

CH6/CH7

输入。

Bit1Bit0:00

为全关断方式

(

I

Q

=2

μ

A

)

;01

为快关

断方式

(

I

Q

=30

μ

A

)

;10

为内部时钟模式

;11

为外部时钟

模式。选择关断方式能使芯片在两次转换之间处于低功

耗状态。关断方式的选择由硬件和软件来实现。硬件可

使

SHDN=0

。而软件选择即由

Bit1Bit0

来决定。

MAX186

可由外部串行时钟或内部时钟驱动。其频率

范围在

0

100MHz;

当选择外部时钟模式时

,

外部时钟

不仅驱动模

/

数转换

,

而且驱动串口的输入

/

输出。其频

串行通讯的

A/D

转换应用电路。模拟信号分别通过

MAX494

运算放大器缓冲后进入

MAX186

的输入

CH0

CH7

MAX186

的串行接口与单片机的

I/

O

口之间通过

6N136

光电隔离相连

,

从而使模

/

信号隔离开来。

MAX186

REFADJ

AGND,

采用内部基准电压源作为

A/D

转换的基准。

VREF

与地之间接

4.7

μ

F

电容

,SHDN

悬空

,

即采用参考

/

缓冲放大器的外部校正模式。而通道的选择、通道

的工作模式以及关断模式等

,

可灵活设定。但对图

2

电路

,

时钟模式应采用内部时钟模式工作。

咨询编号

:990211

2MAX186

AT89C51

通用

I/O

口进行串行通讯的转换电路


本文标签: 输入 时钟 转换 模式 关断