计算机组成原理试卷及答案 (2)

计算机组成原理试题

一、选择题（共20分，每题1分）

1．某机字长8位，采用补码形式（其中1位为符号位），则机器数所能表示的范围是______。

A．-127 ～ 127；

B．-128 ～ +128；

C．-128 ～ +127；

D．-128 ～ +128。

2．在_____的计算机系统中，外设可以和主存储器单元统一编址，因此可以不使用I/O指令。

A．单总线；

B．双总线；

C．三总线；

D．以上三种总线。

3．某计算机字长是32位，它的存储容量是64KB．按字编址，它的寻址范围是______。

A．16KB；

B．16K；

C．32K；

D．32KB。

4．中断向量可提供______。

A．被选中设备的地址；

B．传送数据的起始地址；

C．中断服务程序入口地址；

D．主程序的断点地址。

5．Cache的地址映象中 比较多的采用“按内容寻址”的相联存储器来实现。

A．直接映象；

B．全相联映象；

C．组相联映象；

D．以上都有。

6．总线的异步通信方式______。

A．不采用时钟信号，只采用握手信号；

B．既采用时钟信号，又采用握手信号；

C．既不采用时钟信号，又不采用握手信号；

D．采用时钟信号，不采用握手信号。

7．在磁盘存储器中，查找时间是______。

A．使磁头移动到要找的柱面上所需的时间；

B．在磁道上找到要找的扇区所需的时间；

C．在扇区中找到要找的数据所需的时间。

D．以上都不对。

8．在控制器的控制信号中，相容的信号是______的信号。

A．可以相互替代；

B．可以相继出现；

C．可以同时出现；

D．不可以同时出现。

9．计算机操作的最小单位时间是______。

A．时钟周期；

B．指令周期；

C．CPU周期；

D．执行周期。

10．CPU不包括______。

A．地址寄存器；

B．指令寄存器IR；

C．地址译码器；

D．通用寄存器。

11． 寻址便于处理数组问题。

A．间接寻址；

B．变址寻址；

C．相对寻址；

D．立即寻址。

12．设寄存器内容为10000000，若它等于0，则为______。

A．原码；

B．补码；

C．反码；

D．移码。

13．若一个8比特组成的字符至少需10个比特来传送，这是______传送方式。

A．同步；

B．异步；

C．并联；

D．混合。

14．设机器字长为32位，存储容量为16MB，若按双字编址，其寻址范围是 。

A．8MB；

B．2M；

C．4M；

D．16M。

15． 寻址对于实现程序浮动提供了较好的支持。

A．间接寻址；

B．变址寻址；

C．相对寻址；

D．直接寻址。

16．超标量技术是______。

A．缩短原来流水线的处理器周期；

B．在每个时钟周期内同时并发多条指令；

C．把多条能并行操作的指令组合成一条具有多个操作码字段的指令；

D．以上都不对。

17．在控制器的控制方式中，机器周期内的时钟周期个数可以不相同，这属于______。

A．同步控制；

B．异步控制；

C．联合控制；

D．局部控制。

18．I/O与主机交换信息的方式中，中断方式的特点是______。

A．CPU与设备串行工作，传送与主程序串行工作；

B．CPU与设备并行工作，传送与主程序串行工作；

C．CPU与设备并行工作，传送与主程序并行工作；

D．CPU与设备串行工作，传送与主程序并行工作。

19．当定点运算发生溢出时，应______ 。

A．向左规格化；

B．向右规格化；

C．发出出错信息；

D．舍入处理。

20．在一地址格式的指令中，下列 是正确的。

A．仅有一个操作数，其地址由指令的地址码提供；

B．可能有一个操作数，也可能有两个操作数；

C．一定有两个操作数，另一个是隐含的；

D．指令的地址码字段存放的一定是操作码。

二、填空题（共20分，每空1分）

1．设浮点数阶码为8位（含1位阶符），尾数为24位（含1位数符），则32位二进制补码浮点规格化数对应的十进制真值范围是：最大正数为 A ，最小正数为 B ，最大负数为 C ，最小负数为 D 。

2．在总线复用的CPU中， A 和 B 共用一组总线，必须采用

C 控制的方法，先给 D 信号，并用 E 信号将其保存。

3．微指令格式可分为 A 型和 B 型两类，其中 C 型微指令用较长的微程序结构换取较短的微指令结构。

4．如果Cache的容量为128块，在直接映象下，主存中第i块映象到缓存第 A 块。

5．I/O和CPU之间不论是采用串行传送还是并行传送，它们之间的联络方式（定时方

式）可分为 A 、 B 、 C 三种。

6．设n = 4位（不包括符号位在内），原码两位乘需做 A 次移位，最多做

B 次加法；补码Booth算法需做 C 次移位，最多做 D 次加法。

三、名词解释（共10分，每题2分）

1．异步控制方式

2．向量地址

3．直接寻址

4．字段直接编码

5．多重中断

四、计算题（5分）

设浮点数字长为32位，欲表示±6万的十进制数，在保证数的最大精度条件下，除阶符、数符各取1位外，阶码和尾数各取几位？按这样分配，该浮点数溢出的条件是什么？

五、简答题（15分）

1．某机主存容量为4M×16位，且存储字长等于指令字长，若该机的指令系统具备85种操作。操作码位数固定，且具有直接、间接、立即、相对、基址、变址六种寻址方式。（5分）

（1）画出一地址指令格式并指出各字段的作用；

（2）该指令直接寻址的最大范围（十进制表示）；

（3）一次间址的寻址范围（十进制表示）；

（4）相对寻址的位移量（十进制表示）。

2．程序查询方式和程序中断方式都要由程序实现外围设备的输入/输出，它们有何不

同？（5分）

3．某机有五个中断源，按中断响应的优先顺序由高到低为L0,L1,L2,L3,L4，现要求优先顺序改为L4,L3,L2,L1,L0，写出各中断源的屏蔽字。（5分）

中断源

屏蔽字

0 1 2 3 4

L0

L1

L2

L3

L4

六、问答题（20分）

（1）画出主机框图（要求画到寄存器级）；

（2）若存储器容量为64K×32位，指出图中各寄存器的位数；

（3）写出组合逻辑控制器完成 ADD X （X为主存地址）指令发出的全部微操作命令及节拍安排。

（4）若采用微程序控制，还需增加哪些微操作？

七、设计题（10分）

设CPU共有16根地址线，8根数据线，并用MREQ作访存控制信号（低电平有效）用。现有下列存储芯片：1K×4位RAM，4KWR作读写控制信号（高电平为读，低电平为写）×8位RAM，2K×8位ROM，以及74138译码器和各种门电路，如图所示。画出CPU与存储器连接图，要求：

（1）主存地址空间分配：A000H～A7FFH为系统程序区；A800H～AFFFH为用户程序区。

（2）合理选用上述存储芯片，说明各选几片，并写出每片存储芯片的二进制地址范围。

（3）详细画出存储芯片的片选逻辑。

G1G2AG2BCBAY7Y6G1，， 为控制端G

2AG2BC, B, A为变量控制端YY0为输出端

7……

Y074138译码器1&&

计算机组成原理试题5答案

一、选择题（共20分，每题1分）

1．C 2．C 3．B 4．C 5．B 6．A 7．A

8．C 9．A 10．C 11．B 12．D 13．B 14．B

15．C 16．B 17．A 18．B 19．C 20．B

二、填空题（共20分，每空1分）

1．A．2127(1-22．A．地址线

E．地址锁存

3．A．垂直

4．A．i mod128

5．A．立即响应 B．异步定时 C．同步定时

6．A．2 B．3 C．4 D．5

三、名词解释（共10 每题2分）

1． 异步控制方式

答：异步控制不存在基准时标信号，微操作的时序是由专用的应答线路控制的，即控制器发出某一个微操作控制信号后，等待执行部件完成该操作时所发回的“回答”或“终了”信号，再开始下一个微操作。

2．向量地址

答：向量地址是存放服务程序入口地址的存储单元地址，它由硬件形成

3．双重分组跳跃进位

答：n位全加器分成若干大组，大组内又分成若干小组，大组中小组的最高进位同时产生，大组与大组间的进位串行传送。

4．字段直接编码

答：字段直接编码就是将微指令的操作控制字段分成若干段，将一组互斥的微命令放在一个字段内，通过对这个字段译码，便可对应每一个微命令，这种方式因靠字段直接译码发出微命令，故又有显式编码之称。

－23) B．2－129 C．2－128(-21-2－－23) D．-2127

D．地址 B．数据线 C．分时

B．水平 C．垂直

5．多重中断

答：多重中断即指CPU在处理中断的过程中，又出现了新的中断请求，此时若CPU暂停现行的中断处理，转去处理新的中断请求，即多重中断。

四、计算题（共5分）

答：【解】 因为216

= 65536

则±6万的十进制数需16位二进制数表示。

对于尾数为16位的浮点数，因16需用5位二进制数表示，即

(16)十

= (10000)二，

故除阶符外，阶码至少取5位。为了保证数的最大精度，最终阶码取5位，尾数取32 -1

-

1 -

5 = 25位。

按这样分配，当阶码大于 +31时，浮点数溢出，需中断处理。]

五、简答题（共15分）

1．（5分）答：

（1）一地址指令格式为（1分）

OP M A

OP 操作码字段，共7位，可反映85种操作；

M 寻址方式特征字段，共3位，可反映6种寻址方式；

A 形式地址字段，共16 –7 – 3 = 6位 （1分）

（2）直接寻址的最大范围为26 =64 （1分）

（3）由于存储字长为32位，故一次间址的寻址范围为216

= 65536（1分）

（4）相对寻址的位移量为 – 32 ~ + 31 （1分）

2．（5分）答：程序查询方式是用户在程序中安排一段输入输出程序，它由I/O指令、测试指令和转移指令等组成。CPU一旦启动I/O后，就进入这段程序，时刻查询I/O准备的情况，若未准备就绪就踏步等待；若准备就绪就实现传送。在输入输出的全部过程中，CPU停止自身的操作。

程序中断方式虽也要用程序实现外部设备的输入、输出，但它只是以中断服务程序的形式插入到用户现行程序中。即CPU启动I/O后，继续自身的工作，不必查询I/O的状态。而I/O被启动后，便进入自身的准备阶段，当其准备就绪时，向CPU提出中断请求，此时若满足条件，CPU暂停现行程序，转入该设备的中断服务程序，在服务程序中实现数据的传送。

3．（5分）答：（每写对一个屏蔽字1分）

设屏蔽位为“1”时表示对应的中断源被屏蔽，屏蔽字排列如下：

中断源

L0

L1

L2

L3

L4

六、问答题（共20分）

屏蔽字

0 1 2 3 4

1 0 0 0 0

1 1 0 0 0

1 1 1 0 0

1 1 1 1 0

1 1 1 1 1

（1）（5分）

CPUACCMQCUALU控制单元X运算器控制器IRPC存储体I/OMDRRRRRRRMARRRR主存储器RR

（2）（5分）

ACC

32

（3）（5分）

T0

T1

T2

T0

T1

T2

(4)（5分）

取指

执行

MQ

32

ALU

32

X

32

IR

32

MDR

32

PC

16

MAR

16

PC→MAR

M(MAR)→MDR

MDR→IR

Ad(IR)→MAR

M(MAR)→MDR

(AC)+(MDR)→AC

1→R

(PC)+1→PC

OP(IR)→ID

1→R

Ad(CMDR)→CMAR

OP(IR)→微地址形成部件→CMAR

Ad(CMDR)→CMAR

七、设计题（共10分）

（1） 根据主存地址空间分配为：（2分）

A15

…

A11

… A7

… A3

… A0

11112K×8位ROM

1片

111100001K×4位RAM

2片

111100001K×4位RAM

2片

1111（2）选出所用芯片类型及数量

对应A000H～A7FFH系统程序区，选用一片2K×8位ROM芯片；（1分）

对应A800H～AFFFH用户程序区，选用4片1K×4位RAM芯片。（1分）

（3）CPU与存储芯片的连接图如图所示（6分）

A15A14MREQG1G2AG2BCBAA13A12A11A10A9A0Y5Y4&&1CPU2K×8位ROM1K×4位RAM1K×4位RAM1K×4位RAM1K×4位RAMD7D4D3D0WR